Các phương pháp giảm nhiễu trong pcb layout

CHƯƠNG 1 : GIỚI THIỆU TỔNG QUAN 1.1 ĐẶT VẤN ĐỀ Trong thời đại công nghệ phát triển và thay đổi liên tục cũng như việc các hãng công nghệ liên tục tung ra thị trường các thiết điện tử c

ĐẠI HỌC QUỐC GIA TP HCM

CÔNG TRÌNH ĐƯỢC HOÀN THÀNH TẠI TRƯỜNG ĐẠI HỌC BÁCH KHOA – ĐHQG - HCM

Cán bộ hướng dẫn khoa học : TS Lê Chí Thông

(Ghi rõ họ, tên, học hàm, học vị và chữ ký) Cán bộ chấm nhận xét 1 : TS Nguyễn Minh Sơn

(Ghi rõ họ, tên, học hàm, học vị và chữ ký) Cán bộ chấm nhận xét 2 : TS Trương Quang Vinh

(Ghi rõ họ, tên, học hàm, học vị và chữ ký) Luận văn thạc sĩ được bảo vệ tại Trường Đại học Bách Khoa, ĐHQG Tp HCM ngày 15 tháng 01 năm 2016 Thành phần Hội đồng đánh giá luận văn thạc sĩ gồm: (Ghi rõ họ, tên, học hàm, học vị của Hội đồng chấm bảo vệ luận văn thạc sĩ) 1 PGS.TS Lê Tiến Thường

2 TS Trần Hoàng Linh

3 TS Nguyễn Minh Sơn

4 TS Trương Quang Vinh

5 TS Bùi Trọng Tú

Xác nhận của Chủ tịch Hội đồng đánh giá LV và Trưởng Khoa quản lý chuyên ngành sau khi luận văn đã được sửa chữa (nếu có) CHỦ TỊCH HỘI ĐỒNG TRƯỞNG KHOA…………

ĐẠI HỌC QUỐC GIA TP.HCM

TRƯỜNG ĐẠI HỌC BÁCH KHOA -

CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM Độc lập - Tự do - Hạnh phúc NHIỆM VỤ LUẬN VĂN THẠC SĨ Họ tên học viên: NGUYỄN THIÊN PHÚ MSHV: 13140471 Ngày, tháng, năm sinh: 31/05/1987 Nơi sinh: Khánh Hòa Chuyên ngành: Kỹ Thuật Điện Tử Mã số: 60520203 I TÊN ĐỀ TÀI: CÁC PHƯƠNG PHÁP GIẢM NHIỄU TRONG PCB LAYOUT II NHIỆM VỤ VÀ NỘI DUNG:

III NGÀY GIAO NHIỆM VỤ:

IV NGÀY HOÀN THÀNH NHIỆM VỤ: .

V CÁN BỘ HƯỚNG DẪN:

CÁN BỘ HƯỚNG DẪN

(Họ tên và chữ ký)

Tp HCM, ngày tháng năm 2016 CHỦ NHIỆM BỘ MÔN ĐÀO TẠO

(Họ tên và chữ ký)

TRƯỞNG KHOA ĐIỆN - ĐIỆN TỬ

(Họ tên và chữ ký)

LỜI CẢM ƠN

Em xin chân thành gửi lời cám ơn đến quí thầy cô trong trường Đại Học Bách Khoa TP HCM, đặc biệt là các thầy cô trong Khoa Điện – Điện Tử đã tận tình hướng dẫn và truyền đạt những kiến thức quí báu trong những năm em tham gia học tại

trường

Em xin gửi lời cám ơn chân thành nhất đến với Ts Lê Chí Thông, giảng viên

trường Đại Học Bách Khoa TP HCM với vai trò là cán bộ hướng dẫn khoa học và cũng là giảng viên bộ môn Thầy đã tận tâm truyền đạt những kiến thức chuyên sâu, cung cấp tài liệu và động viên nhiệt tình để giúp em hoàn thành được phần luận văn này

Và cuối cùng em xin gửi lời cám ơn đến ba mẹ, người thân và bạn bè đã quan tâm, giúp đỡ và động viên em trong quá trình học tập và thực hiện xong cuốn luận văn tốt nghiệp này

Mặc dù đã cố gắng hết sức để có thể mang lại những thông tin bổ ích cho người đọc cũng như các bạn nghiên cứu sau này có thêm một nguồn thông tin tham khảo nhưng chắc chắn sẽ không tránh khỏi những thiếu sót Kính mong nhận được sự thông cảm và mong có sự đóng góp tận tình từ quí Thầy Cô và các bạn đọc

TP HCM, tháng 3 năm 2016

Học viên thực hiện

Nguyễn Thiên Phú

sử dụng 3D-PEEC model để mô hình hóa board mạch cần mô phỏng và sử dụng thêm IBIS model để mô phỏng mạch cho ra kết quả dạng sóng chính xác hơn

LỜI CAM ĐOAN

Tôi cam đoan đây là công trình nghiên cứu của tôi

Các số liệu, kết quả nêu trong luận văn là trung thực và chƣa từng đƣợc ai công bố trong bất kỳ công trình nào khác

Tp Hồ Chí Minh, ngày 15 tháng 3 năm 2016

(Ký tên và ghi rõ họ tên)

MỤC LỤC

CHƯƠNG 1 : GIỚI THIỆU TỔNG QUAN 1

1.1 ĐẶT VẤN ĐỀ 1

1.2 YÊU CẦU ĐẶT RA 2

CHƯƠNG 2 : CẤU TRÚC BOARD MẠCH PCB 4

2.1 GIỚI THIỆU CẤU TRÚC LỚP VÀ VẬT LIỆU CHẾ TẠO PCB 4

2.1.1 CẤU TRÚC LỚP BOARD MẠCH PCB 4

2.1.2 VẬT LIỆU CÁCH ĐIỆN 5

2.2 TÍNH TOÁN TRỞ KHÁNG ĐƯỜNG MẠCH IN 5

2.2.1 TÍNH TOÁN THEO CÔNG THỨC 5

2.2.1 SỬ DỤNG PHẦN MỀM AppCAD 6

2.2.2 SỬ DỤNG PHẦN MỀM CST STUDIO 8

2.2.3 SỬ DỤNG PHẦN MỀM ALLEGRO SIGRITY SI 8

CHƯƠNG 3 : TRƯỜNG ĐIỆN TỪ ĐỐI VỚI ĐIỆN TRỞ, TỤ ĐIỆN VÀ CUỘN CẢM 9

3.1 GIỚI THIỆU TRƯỜNG ĐIỆN TỪ 9

3.1.1 GIỚI THIỆU 9

3.1.2 PHƯƠNG TRÌNH MAXWELL 9

3.2 ĐIỆN TRỞ 11

3.3 TỤ ĐIỆN 13

3.4 CUỘN DÂY 17

3.5 PHÂN TÍCH MỘT ĐOẠN DÂY DẪN NGẮN 19

3.6 MẠCH TƯƠNG ĐƯƠNG CỦA ĐIỆN TRỞ 20

CHƯƠNG 4 : CÁC VẤN ĐỀ EMI, EMC VÀ NHIỄU 21

4.1 EMC – EMI 21

4.1.1 EMC 21

4.1.2 EMI 21

4.1.3 PHƯƠNG PHÁP KIỂM TRA EMI VÀ TIÊU CHUẨN FCC 22

4.2 ESD 24

4.3 NHIỄU CROSSTALK 25

4.3.1 GIỚI THIỆU 25

4.3.2 PHÂN TÍCH THÀNH PHẦN NHIỄU CROSSTALK 25

CHƯƠNG 5 : MÔ HÌNH HÓA VÀ MÔ PHỎNG MẠCH 28

5.1 IBIS MODEL 28

5.1.1 GIỚI THIỆU VỀ IBIS MODEL 28

5.1.2 CẤU TRÚC IBIS MODEL CỦA LINH KIỆN 28

5.2 PEEC MODEL 34

5.2.1 GIỚI THIỆU PEEC MODEL 34

5.2.2 PHÂN CHIA LƯỚI CHO PEEC MODEL 37

5.3 GIỚI THIỆU PHẦN MỀM MÔ PHỎNG BOARD MẠCH PCB 38

5.4 MÔ PHỎNG EMI 39

5.5 MÔ PHỎNG CROSSTALK 43

5.6 SỬ DỤNG EYE_DIAGRAM 49

5.7 PHÂN TÍCH NHIỄU TRONG GIAO TIẾP DDR3 50

5.7.1 GIỚI THIỆU 50

5.7.2 KIỂM TRA TRỞ KHÁNG VÀ CHIỀU DÀI LINE 51

5.7.3 MÔ PHỎNG CROSSTALK 53

5.7.4 MÔ PHỎNG SI CHO GIAO TIẾP DDR3 55

5.7.5 MÔ PHỎNG MCU-DDR3 SỬ DỤNG PEEC MODEL + IBIS MODEL 58

5.7.6 KIỂM TRA EMC CHO GIAO TIẾP DDR3 59

CHƯƠNG 6 : TỔNG HỢP MỘT SỐ PHƯƠNG PHÁP GIẢM NHIỄU 61

6.1 CÁC KỸ THUẬT GIẢM NHIỄU THÔNG THƯỜNG 61

6.2 KỸ THUẬT THIẾT KẾ NHẰM TRÁNH NHIỄU EMI 62

6.2.1 TẠO GND Ở CẠNH BOARD 62

6.3 KỸ THUẬT THIẾT KẾ NHẰM TRÁNH HIỆN TƯỢNG CROSSTALK 63

6.4 KỸ THUẬT THIẾT KẾ TRÁNH HIỆN TƯỢNG ESD 64

6.5 TÍN HIỆU VI SAI 64

CHƯƠNG 7 : KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN 68

7.1 KẾT LUẬN 68

7.2 HƯỚNG PHÁT TRIỂN 68

TÀI LIỆU THAM KHẢO 69

DANH SÁCH HÌNH MINH HỌA

Hình 1.1 Các loại nhiễu hệ thống 2

Hình 1.2 Các loại nhiễu trên board pcb 2

Hình 2.1 Một số cấu trúc lớp board mạch PCB 4

Hình 2.2 Cấu trúc board pcb 4 lớp 4

Hình 2.3 (a) Stripline, (b) Microstripline 6

Hình 2.4 Công thức tính trở kháng cho Stripline 6

Hình 2.5 Cấu trúc board 4 lớp 7

Hình 2.6 Tính trở kháng sử dụng phần mềm AppCAD 7

Hình 2.7 Tính toán trở kháng sử dụng phần mềm CST 8

Hình 2.8 Kiểm tra trở kháng sử dụng phần mềm Allegro Sigrity Si 8

Hình 3.1 Mô tả điện trở đơn giản 12

Hình 3.2 Mạch tụ điện mắc song song 14

Hình 3.3 Tụ điện mắc nối tiếp 15

Hình 3.4 Tụ điện hình trụ 16

Hình 3.5 Cấu trúc cuộn cảm 17

Hình 3.6 Mô hình một đoạn dây ngắn 19

Hình 3.7 Mạch tương đương của một điện trở đơn giản 2 bản cực 20

Hình 4.1 Lắp đặt thiết bị đo EMC (Radiated Emission) 22

Hình 4.2 Tiêu chuẩn FCC (Radiated Emission) 22

Hình 4.3 Lắp đặt thiết bị đo EMC (Conducted Emission) 23

Hình 4.4 Tiêu chuẩn FCC (Conducted Emission) 23

Hình 4.5 Ví dụ về việc kiểm tra ESD theo tiêu chuẩn IEC6100-4-2 24

Hình 4.6 Crosstalk Overview (Intel) 25

Hình 4.7 Crosstalk xảy ra trên đường truyền trong PCB 26

Hình 4.8 Tụ điện hình thành khi có hiện tượng crosstalk 26

Hình 4.9 Cảm kháng hình thành khi có hiện tượng crosstalk 27

Hình 5.1 Cấu trúc của IBIS model 28

Hình 5.2 Mô hình mạch ngõ vào của chân linh kiện (Texas Instruments) 28

Hình 5.3 Mô hình mạch ngõ ra của chân linh kiện (Texas Instruments) 29

Hình 5.4 Mô hình mạch input/output của 1 chân linh kiện (Texas Instruments) 29

Hình 5.5 Cấu trúc IBIS của linh kiện 74ac16244 30

Hình 5.6 Mô hình PEEC 36

Hình 5.7 (a) elementary mesh; (b) node placement; (c) surface cell; (d) volume cell 37 Hình 5.8 Lưu đồ cài đặt mô phỏng cho phần mềm Hyperlynx 39

Hình 5.9 Board-01 sử dụng để kiểm tra EMI 40

Hình 5.10 Điện trường và từ trường của LINE1 40

Hình 5.11 Kết quả kiểm tra EMI của LINE1 hoạt động ở tần số 100Mhz/3 mét 41

Hình 5.12 Kết quả kiểm tra EMI của LINE1 hoạt động ở tần số 100Mhz/3 mét 41

Hình 5.13 Kết quả kiểm tra EMI của LINE1 ở tần số 500Mhz/3 mét 42

Hình 5.14 Kết quả kiểm tra EMI của LINE1 ở tần số 500Mhz/3 mét 42

Hình 5.15 Cấu trúc lớp của board 01_Crosstalk 43

Hình 5.16 Sơ đồ nguyên lý board-01_Crosstalk 43

Hình 5.17 Sơ đồ mạch in board-01_Crosstalk_v01 43

Hình 5.18 Khoảng cách giữa các line và độ rộng line 44

Hình 5.19 Cấp tín hiệu cho chân linh kiện J1, J2 44

Hình 5.20 Cài đặt tham số port 1 44

Hình 5.21 Kết quả trường hợp line cách line 0.1mm 45

Hình 5.22 Kết quả trường hợp line cách line 0.1mm 45

Hình 5.23 Sơ đồ mạch in board-01_Crosstalk_v02 46

Hình 5.24 Mô tả khoảng cách các line board-01 46

Hình 5.25 Kết quả trường hợp line cách line 0.5mm board-01 46

Hình 5.26 Kết quả trường hợp line cách line 0.5mm 47

Hình 5.27 Sơ đồ mạch in board-01_Crosstalk_v03 47

Hình 5.28 Kết quả trường hợp dùng line shielding GND 48

Hình 5.29 Kết quả cho trường hợp dùng line shielding GND 48

Hình 5.30 Mô phỏng LINE1 tại tần số 100Mhz 49

Hình 5.31 Kết quả mô phỏng LINE1 tại tần số 100Mhz 49

Hình 5.32 Kết quả mô phỏng eye_diagram của LINE1 tại tần số 100Mhz 50

Hình 5.33 Các vấn đề cần quan tâm trong phân tích giao tiếp DDR 50

Hình 5.34 Phần mạch giao tiếp MCU-DDR3 51

Hình 5.35 Kết quả phân tích trở kháng và chiều dài đường mạch in 51

Hình 5.36 Kết quả phân tích trở kháng và chiều dài đường mạch in 52

Hình 5.37 Phân tích nguyên nhân làm sai lệch trở kháng 52

Hình 5.38 Các trường hợp mô phỏng crosstalk 53

Hình 5.39 Hiện trạng line CASE-01 53

Hình 5.40 3D-PEEC của mạch CASE-01 53

Hình 5.41 Kết quả dạng sóng CASE-01 tại tần số 100Mhz 54

Hình 5.42 Kết quả dạng sóng CASE-01 tại tần số 1Ghz 54

Hình 5.43 Các line của group data0 cần mô phỏng SI (TH-01) 55

Hình 5.44 Thông tin về chiều dài line của group data0 (TH-01) 56

Hình 5.45 Kết quả mô phỏng group tín hiệu data0 tại tần số 1Ghz (TH-01) 56

Hình 5.46 Các line của group data0 cần mô phỏng SI (TH-02) 56

Hình 5.47 Thông tin về chiều dài line của group data0 (TH-02) 57

Hình 5.48 Kết quả mô phỏng group tín hiệu data0 tại tần số 1Ghz (TH-02) 57

Hình 5.49 Thời điểm chốt xung cho group tín hiệu data0 tại tần số 1Ghz (TH-01) 58

Hình 5.50 Sơ đồ kết nối 3D-PEEC model kết hợp với IBIS model 58

Hình 5.51 Kết quả mô phỏng 3D-PEEC model kết hợp IBIS model 59

Hình 5.52 Cài đặt tham số mô phỏng EMC 59

Hình 5.53 Kết quả mô phỏng EMC của line DDR_D0 tại tần số 100Mhz 60

Hình 5.54 Kết quả mô phỏng EMC của line DDR_D0 tại tần số 1Ghz 60

Hình 6.1 Qui tắc 3W (IEEE) 61

Hình 6.2 GND bảo bệ tránh nhiễu EMI cho board 1 lớp 62

Hình 6.3 Thêm via EMI ở rìa board nhiều lớp 63

Hình 6.4 Thêm linh kiện TPDS012 trong giao tiếp USB 64

Hình 6.5 Nhiễu hệ thống làm ảnh hưởng đến kết quả thu của tín hiệu trên line đơn 65

Hình 6.6 Tín hiệu được phục hồi với bộ khuếch đại vi sai 66

Hình 6.7 Bộ điều khiển vi sai kết nối với nhiễu thông thường tại GND 66

Hình 6.8 Ví dụ về cách mà nhiễu thông thường bị triệt tiêu bởi tín hiệu vi sai 67

THUẬT NGỮ VIẾT TẮT

Từ viết tắt Tiếng Anh

EMC Electromagnetic Compatibility

EMI Electromagnetic Interference

ESD Electrostatic Discharge

I/O Input/Output

MCU Microcontroller Unit

PCB Printed circuit board

PEEC Partial Element Equivalent Circuit Construction

FCC Federal Communication Commission

RF Radio frequency

SI Signal Intergrity

CHƯƠNG 1 : GIỚI THIỆU TỔNG QUAN

1.1 ĐẶT VẤN ĐỀ

Trong thời đại công nghệ phát triển và thay đổi liên tục cũng như việc các hãng công nghệ liên tục tung ra thị trường các thiết điện tử có độ tích hợp mật độ linh kiện điện tử cao như smartphone, smart tivi, các thiết bị tích hợp điều khiển nhà thông minh, các thiết bị tự động hóa trong công nghiệp hoặc trong các lĩnh vực quan trọng như thiết bị y tế, thiết bị quân sự cũng có sự hiện diện của các sản phẩm điện tử công nghệ cao Khi đứng trên quan điểm của người sử dụng các sản phẩm điện tử thì người

sử dụng khó mà phân biệt được sản phẩm mà họ sẽ chọn lựa là tốt hay không tốt về mặt kỹ thuật thiết kế, cũng như việc sản phẩm đó có đáp ứng được các tiêu chí về độ

ổn định và hoạt động một cách hiệu quả hay không Còn xét trên quan điểm là nhà thiết kế ra các sản phẩm điện tử thì không phải tất cả nhà thiết kế đều có thể tạo ra các sản phẩm chất lượng tốt được và việc nghiên cứu tìm hiểu các cách thức hoặc kỹ thuật thiết kế tốt để hỗ trợ cho các nhà thiết board mạch là điều cần thiết

Mục tiêu chính của đề tài là đưa ra những nguyên nhân và ảnh hưởng của nhiễu đến việc thiết kế mạch điện tử Các mạch thông thường được sử dụng rộng rãi trong thiết bị điện tử được đánh giá là sử dụng kỹ thuật thiết kế tốt hoặc có thể sử dụng thiết

kế không tốt Và một sản phẩm thương mại được đánh giá là đạt chất lượng nếu thông qua các yêu cầu của cơ quan có thẩm quyền để được cấp giấy phép bán ra thị trường

Luận văn này chỉ đề cập đến vấn đề nhiễu thông thường ở một vài mạch layout

cụ thể và các board ở dạng bản vẽ phác thảo để mô tả các vấn đề nhiễu Mục đích để tránh thiết kế ra các mạch chất lượng kém và giảm lỗi trong pcb layout Trong luận văn sẽ trình bày lý thuyết về trường điện từ đối với điện trở, tụ điện, cuộn cảm và sự liên quan đến vấn đề EMI, sau đó nhấn mạnh đến vài vấn đề nhiễu thực tế mà mô phỏng có thể minh họa được Điều quan trọng là hiểu được vấn đề tại sao giảm nhiễu lại trở nên quan trọng và các vấn đề nhiễu có thể ảnh hưởng đến chất lượng board mạch thì cần phải được điều chỉnh cho đúng trong giai đoạn đang còn thiết kế chứ không phải là thiết kế board xong thì mới xem xét đến nhiễu

Việc phân tích và xử lý các vấn đề nêu trên là một nhiệm vụ quan trọng trong quá trình thiết kế PCB layout mà hầu như các công ty thiết kế PCB layout đều quan tâm Hiện nay, trên thị trường đã có các phần mềm mô phỏng có thể giả lập và phân tích được các vấn đề nêu trên chẳng hạn như:

- Hyperlynx của hãng Mentor Graphics là công cụ mô phỏng mà có thể kiểm tra các vấn đề power integrity, signal integrity và EMC

- CST Studio là tool mô phỏng mà có thể kiểm tra các vấn đề EMC và signal integrity

- Allegro Sigrity SI của hãng Cadence có thể kiểm tra EMC

tư nghiên cứu cũng như cần có nhiều kinh nghiệm trong quá trình thiết kế PCB Một vấn đề khác nữa là việc bỏ tiền ra mua bản quyền phần mềm mô phỏng là một điều đáng quan tâm vì nó sẽ tốn khá nhiều chi phí

Khi xem xét đến vấn đề nhiễu và các vấn đề về EMC/EMI thì các board 1 lớp hoặc board 2 lớp không thể đáp ứng được mà phải sử dụng các thiết kế có số lớp nhiều hơn như board 4 lớp, board 6 lớp… Tuy nhiên, cũng còn tùy thuộc vào môi trường mà thiết bị được sử dụng và chức năng hoạt động của board mạch mà có thể chọn cấu trúc lớp cho phù hợp để giảm giá thành sản phẩm

CHƯƠNG 2 : CẤU TRÚC BOARD MẠCH PCB

2.1 GIỚI THIỆU CẤU TRÚC LỚP VÀ VẬT LIỆU CHẾ TẠO PCB

Bảng sau là một gợi ý cấu trúc board nhiều lớp:

4 layer S1&GND GND Power S2&GND

4 layer S1&GND Power GND S2&GND

6 layer S1&GND S2 GND Power S3 S4&GND

6 layer S1&GND S2 GND Power GND S3&GND

8 layer S1&GND GND S2&GND Power Power S3&GND GND S4&GND

8 layer S1&GND GND S2&GND GND Power S3&GND GND S4&GND

8 layer S1&GND S2&GND GND Power Power GND S3&GND S4&GND

Trong đó, các thông số về độ dày của các lớp và hằng số điện môi là 2 thông

số đáng quan tâm nhất vì nó ảnh hưởng đến sự phối hợp trở kháng của đường mạch

in Các thông số này sẽ phụ thuộc vào vật liệu mà nhà sản xuất board sử dụng, do

đó chúng ta cần tham khảo thông tin từ nhà sản xuất trước khi thiết kế board để tránh phải hiệu chỉnh thiết kế lại cho phù hợp

2.1.2 VẬT LIỆU CÁCH ĐIỆN

Trong phần này sẽ bàn một chút về vật liệu sử dụng cho lớp cách điện

(dielectric) Mỗi loại vật liệu cách điện sẽ có một giá trị hằng số điện môi khác nhau Hằng số điện môi tương đối của hầu hết chất điện môi sử dụng để làm vật liệu cách điện trong PCB điều thay đổi theo tần số và thường giảm xuống khi tần số tăng lên Điều này sẽ gây ra sai sót trong tính toán trở kháng đường mạch và do đó ảnh hưởng đến việc phối hợp trở kháng trong một số trường hợp

Trong các board mạch số thông thường thì lớp cách điện sử dụng vật liệu là FR4 với hằng số điện môi là =4 † 4.5 Tuy nhiên, các nhà sản xuất vẫn có thể sử dụng một vài vật liệu khác để phù hợp với thiết kế của họ

2.2 TÍNH TOÁN TRỞ KHÁNG ĐƯỜNG MẠCH IN

2.2.1 TÍNH TOÁN THEO CÔNG THỨC

Việc tính toán trở kháng đường mạch in trong board mạch sẽ trở nên quan trọng khi trong board có các tín hiệu cần sự phối hợp giữa bên truyền tín hiệu và nhận tín hiệu Do đó, kiểm soát trở kháng là điều cần quan tâm khi bắt đầu công đoạn vẽ board đến công đoạn hoàn thành

Xét hình bên dưới với 2 trường hợp: vẽ đường mạch in ở lớp ngoài và vẽ đường mạch in ở lớp trong (đối với board nhiều lớp)

n 2.3 (a) Stripline, (b) Microstripline

n 2.5 Cấu trúc board 4 lớp

Để có thể vẽ 1 line đơn có trở kháng 50ohm ± 10% được vẽ ở lớp L1 hoặc L4 ta

có thể sử dụng phần mềm AppCAD để tính toán trước khi bắt tay vào thiết kế board mạch

L=30mm là chiều dài line

Lớp cách điện ở đây là FR-4 với hằng số điện môi tương ứng là

Khi sử dụng công cụ PCB Editor của hãng cadence để vẽ board mạch in thì nếu

có thêm bản quyền công cụ Allegro Sigrity Si, chúng ta có thể sử dụng để kiểm tra trở kháng của đường mạch in đã vẽ

Một ví dụ về kiểm tra trở kháng đường mạch in sau khi đã vẽ xong

n 2.8 Kiểm tra trở k áng sử dụng phần mềm Allegro Sigrity Si

CHƯƠNG 3 : TRƯỜNG ĐIỆN TỪ ĐỐI VỚI ĐIỆN TRỞ, TỤ ĐIỆN

VÀ CUỘN CẢM

3.1 GIỚI THIỆU TRƯỜNG ĐIỆN TỪ

3.1.1 GIỚI THIỆU

Trong phần này sẽ giới thiệu chi tiết về ứng dụng quan trọng của phân tích

trường điện từ là mô tả đặc tính tại tần số cao của phần tử điện tử đơn giản như điện trở, tụ điện và cuộn cảm trên cơ sở là hệ phương trình của Maxwell

Vì dạng hình học của hầu hết các linh kiện có dạng trụ hoặc phẳng cho nên trạng thái của chúng nói chung là dễ phân tích Tuy nhiên, để ứng dụng cho việc phân tích trạng thái của đường mạch in với hình dạng line chạy lòng vòng trong một board mạch pcb là điều khó khăn hơn

Một phương pháp để phân tích các cấu trúc đơn giản là xem xét các giới hạn cơ bản, các phương trình Maxwell và điều kiện biên sau đó đưa ra giả thuyết về trường điện từ mà từ đó sẽ tìm được kết quả Những giả thuyết này sau đó được kiểm tra cho phù hợp với các giới hạn còn lại nào chưa được viện dẫn Để mô tả cho phương pháp này ta có thể phân tích điện trở, tụ điện và cuộn cảm với hình dạng đơn giản

Tất cả phần tử vật lý đều thể hiện các mức độ khác nhau về tính trở kháng, điện cảm và điện dung phụ thuộc vào tần số Điều này là bởi vì:

- Bản chất của tất cả vật dẫn điện đều có trở kháng

- Tất cả các dòng điện sẽ sinh ra từ trường và do đó tạo ra điện cảm

- Tất cả điện áp khác nhau sinh ra điện trường và tạo ra điện dung

3.1.2 PHƯƠNG TRÌNH MAXWELL

Hệ phương trình Maxwell bao gồm bốn phương trình được đề ra bởi James Clerk Maxwell, dùng để mô tả trường điện từ cũng như những tương tác của chúng đối với vật chất Bốn phương trình Maxwell mô tả lần lượt:

 Điện tích tạo ra điện trường như thế nào (định luật Gauss)

 Sự không tồn tại của vật chất từ tích

 Dòng điện tạo ra từ trường như thế nào (định luật Ampere)

 Và từ trường tạo ra điện trường như thế nào (định luật cảm ứng Faraday)

Tóm tắt các phương trình và khái niệm cho trường hợp tổng quát

Tên Dạng vi phân Dạng tích phân

Liệt kê khái niệm của các đại lượng trong hệ đo lường SI

Liệt kê khái niệm của các đại lượng trong hệ đo lường SI

dl Vectơ vi phân của đường cong, tiếp tuyến

với đường kính C bao quanh diện tích S m

Điện trở được mô tả trong hình 3.1 gồm 2 bản dẫn điện lý tưởng đặt song song

và ở giữa là vật liệu dẫn có độ dẫn điện σ , hằng số điện môi ε, độ từ thẩm μ, độ dày d Hai bản ở 2 đầu và vật liệu dẫn có một diện tích mặt cắt ngang không đổi A [m2] trong

hệ trục tọa độ xy Giả sử có một điện áp tĩnh V đặt trên điện trở R và một dòng điện I chạy qua R

n 3.1 Mô tả điện trở đơn giản

Điều kiện biên đòi hỏi vector điện trường ⃗⃗⃗ tại bản dẫn điện lý tưởng phải vuông góc với nó ⃗⃗⃗ ̂ Định luật Faraday yêu cầu tích phân đường ⃗⃗ từ một bản dẫn này đến bản dẫn kia phải bằng điện áp v mà không phụ thuộc vào đường đi của tích phân Vì độ điện dẫn σ [Siemens/m] bên trong vật dẫn không thay đổi song song với trục z điều này thỏa mãn công thức điện trường tĩnh đều ⃗ E0 tại mọi điểm bên trong vật liệu dẫn điện.Vì thế:

∫ ⃗⃗⃗ dz = E0d = v, trong đó E0 = v/d [ Vm-1 ] (3.2.2) Như vậy, điện trường trong vật liệu dẫn xác định mật độ dòng điện :

Dòng điện tổng i chạy qua diện tích mặt cắt A là:

i=∬ ̅ ̂ ∬ ̅ ̂ ∬ (3.2.4)

Mà I = v/R, do đó trở kháng tĩnh của một mặt phẳng điện trở đơn giản là

Công suất tức thời p [W] tiêu hao trên một điện trở là:

∭ ̅ ̅ ∭ ̅ ̅ ̅ (3.2.6)

Diện tích bề mặt tại 2 đầu bản dẫn nơi điện trường vuông góc với vật liệu dẫn điện lý tưởng Điều kiện biên ⃗ ⃗⃗ cho thấy mật độ điện tích bề mặt ρs trong bề bản dẫn dương tiếp giáp với vật liệu dẫn điện:

Tổng số Q tĩnh trên tấm điện trở dương là ρsA coulombs Theo quy ước chỉ số s dùng để phân biệt mật độ diện tích bề mặt ρs [C m-2] với mật độ thể tích ρ [C m-3] Tổng diện tích Q = ρsA = CV, trong đó C là điện dung

Điện áp và dòng điện ổn định trên điện trở sẽ tạo ra trường bên ngoài điện trở nhưng việc tạo này không bổ sung thêm dòng và áp tại các đầu linh kiện Tương tự như vậy μ và ε không ảnh hưởng đến giá trị tĩnh của điện trở R Tuy vậy, tại những tần số cao hơn thì trở kháng R sẽ thay đổi và cả điện cảm và điện dung đều xuất hiện

tụ điện là từ 1-100 Trong mọi trường hợp điều kiện biên lần nữa yêu cầu vector điện trường ⃗ vuông góc với một bản dẫn của vật dẫn điện lý tưởng để được cùng hướng với trục z, định luật Faraday yêu cầu bất cứ tích phân đường của ⃗ từ một điện thế ở bản này đến bản kia phải bằng điện áp v đặt lên tụ điện Điều này một lần nữa thỏa mãn công thức điện trường đều tĩnh ⃗ E0 bên trong môi trường vật dẫn phân tách bởi các bản dẫn điện

Chúng ta sẽ bỏ qua những ảnh hưởng nhất thời của trường tạo ra bên ngoài tụ điện nếu như khoảng cách d của 2 bản dẫn là quá nhỏ so với đường kính của chúng Như vậy E0 = v/d [V m-1] Mật độ điện tích bề mặt trên phần bản dẫn dương tiếp giáp với vật liệu dẫn điện là σs = εEo [C m

-2

] và tổng số điện tích tĩnh Q trên bản dương trong vùng diện tích A là:

Q = Aσs = AɛE0 = Aɛv/d = Cv [C] (3.3.2)

Do đó với tụ điện 2 bản song song:

C = ɛA/d [Farads] (3.3.3)

Sử dụng (3.3.1) và thực tế tổng số Q(t) trên bản dẫn dương là lấy tích phân thời gian dòng i(t) đi qua nó, chúng ta có được mối liên hệ giữa điện áp và dòng cho một tụ điện:

V(t) = Q(t)/C = (1/C) ∫ (3.3.4) i(t) = Cdv(t)/dt (3.3.5) Khi 2 tụ được mắc song song như hình 3.2, tụ điện tương đương có giá trị Ceqchứa tổng số Qeq, giá trị này dễ dàng tính được thông qua Q1, Q2 và C1, C2 :

n 3.2 Mạch tụ điện mắc song song

Do Qeq là tổng số Q trên mỗi tụ riêng và các tụ điện mắc song song có cùng điện áp ta có:

Qeq = Q1 + Q2 = (C1 + C2)v = Ceqv (3.3.4)

n 3.3 Tụ điện mắc nối tiếp

Khi 2 tụ được mắc nối tiếp như mô tả trong hình 3.3, khi đó Q1 = Q2 và điện áp tổng là tổng điện áp trên mỗi tụ:

Ceq-1 = v/Q = (V1 + V2)/Q = C1-1 + C2-1 (3.3.6) Mật độ năng lượng điện tức thời xác định bởi định lý Poynting:

We = ɛ| ⃗ |2/2 [Jm-3] (3.3.7) Tổng năng lượng điện We tích trữ được trên tụ điện là tích phân của We lấy trên tổng thể tích của chất điện môi:

∭ ̅ ̅ (3.3.8) Năng lượng trung bình tương ứng của một tụ điện trong trạng thái sin ổn định:

n 3.4 Tụ điện n trụ

Điện trường có xu hướng bị phân tán, uốn cong tự do trong phần diện tích trống giữa 2 trụ và phải vuông góc với bán kính trong và ngoài của các hình trụ Nó đối xứng trụ và có φ độc lập Một điện trường hướng tâm hoàn toàn có những đặc điểm này:

Điện thế Φ(r) là tích phân của điện trường, hiệu điện thế giữa phần trong và ngoài vật dẫn là:

V= ∫ ) [V] (3.3.11) Điện áp tụ sinh ra một mật độ diện tích bề mặt ρs ở trong và ngoài vật dẫn, khi ρs= ɛE = ɛE0/r Nếu Φa > Φb thì trụ trong tích điện dương, trụ ngoài tích điện âm và

E0 dương Tổng Q bên trong trụ là:

3.4 CUỘN DÂY

Tất cả các dòng điện trong linh kiện sinh ra từ trường, nó tích lũy năng lượng từ

và tạo ra điện cảm ở một cấp độ mà nó phụ thuộc vào tần số Khi 2 nhánh của mạch sinh ra từ trường, mỗi nhánh sẽ cảm điện áp của nhánh kia và sự ghép nối các nhánh này ta sẽ được một bộ biến áp

Cuộn cảm là linh kiện tuyến tính thụ động được thiết kế để tích lũy năng lượng

từ, nhất là ở những tần số thấp Một dạng hình học đơn giản của cuộn cảm như hình 3.5 khi dòng i(t) chạy vòng qua 2 bản dẫn điện lý tưởng đặt song song có bề rộng W

và chiều dài D, khoảng cách 2 bản là d và bị ngắn mạch tại bản cuối

n 3.5 Cấu trúc cuộn cảm

Để tìm từ trường từ dòng điện chúng ta sử dụng công thức tích phân từ định luật Ampere với các biến là ⃗⃗⃗ :

∮ ̅ ̅ ∬ ̅ ̅ ̅ (3.4.1) Đường bao C1 vòng quanh tất cả dòng điện như hình 3.5 chạy vòng quanh lưới điện ngắn mạch Như vậy tích phân đường của ⃗⃗⃗ phải bằng 0 trong trường hợp ổn định Đường bao C2 chỉ chạy bao dòng i(t) vào, vì thế tích phân đường của ⃗⃗⃗ của đường bao C2 bằng i(t) trong trường hợp ổn định Những giá trị tích phân trên phù hợpvới từ trường bằng 0 bên ngoài 2 bản dẫn điện và một hằng số trường ⃗⃗⃗ = H0 giữa chúng Những phép tích phân này cũng phù hợp chính xác với những trường xoáy tại biên của bản dẫn điện như mô tả trong hình 3.5 (b) trong tọa độ X – Y khi Z > 0 Trường xoáy này có thể được bỏ qua nếu như khoảng cách d rất nhỏ so với bề rộng W của bản

Nó được diễn giải như sau:

Khi chúng ta giả định trường xoáy có thể được bỏ qua do W >> d Mạng lưới điện cảm L của 2 cuộn cảm L1 và L2 khi mắc nối tiếp hay song song cũng tương tự như cách mắc điện trở:

L = L1 + L2 (mắc nối tiếp) (3.4.10)

L-1 = L1-1 + L2-1 (mắc song song) (3.4.11)

3.5 PHÂN TÍCH MỘT ĐOẠN DÂY DẪN NGẮN

Chúng ta gần như có thể ước tính điện cảm của một đoạn dây ngắn bằng cách

mô hình hóa nó như mô tả ở hình 3.6:

n 3.6 Mô n một đoạn dây ngắn

Trong đó: r0 là bán kính đoạn dây dẫn điện có độ dài D mang một dòng điện i(t)

Điện cảm của bất cứ thiết bị nào cũng có thể mô tả phần năng lượng từ tích trữ như là một hàm của dòng điện i như sau:

Do vậy để tính L trước hết ta phải tính H và Wm Nếu hình trụ có chiều dài

không giới hạn thì ⃗⃗ ≅ ⃗⃗⃗ H(r) phải tuân theo định luật Ampere và thể hiện tính đối xứng trụ Do vậy:

∮ ̅ ̅ (3.5.2)

Và H(r) ≅ i/2πr Do vậy hằng số mật độ năng lượng từ là:

〈 〉 (3.5.3)

Để tìm trung bình tổng năng lượng từ chúng ta phải lấy tích phân trên cả khối Ở

2 bên chúng ta có thể bỏ qua những trường vòng và tính tích phân đơn giản trên chiều dài D Một giới hạn ngoài dành cho r là ~D vì theo định luật Biot-Savart thì trường giảm khi r2 từ chính nguồn của chúng nếu nguồn đó là cục bộ

≅ ∫ ∫ 〈 〉 ≅ ∫

dr = ( )lnr (3.5.4)

Sử dụng (3.5.1) chúng ta tìm được điện cảm cho một đoạn dây:

L≅

3.6 MẠCH TƯƠNG ĐƯƠNG CỦA ĐIỆN TRỞ

Mục 3.2 đã mô tả điện trở R = d/σA ohms được xác định từ hai bản điện trở song song trong hình 3.1 và điện dung C = εA/d farads Khi có dòng điện chạy qua linh kiện sẽ tạo ra từ trường và điện cảm

Tham khảo 2 bản điện trở song song từ hình 3.1, hầu hết điện cảm sẽ xuất hiện

từ các dây dẫn khi chúng có bán kính rất nhỏ r0 so với bán kính của các bản dẫn điện Điện cảm L sẽ mắc nối tiếp với thành phần RC của linh kiện Hai thành phần R và C mắc song song vì tổng dòng chạy xuyên mạch là tổng dòng điện dẫn và dòng điện thay thế, dòng điện rơi trên các dòng này là bằng nhau, giống như điện áp trên 2 bản song song Mạch tương đương bậc 1 được mô tả ở hình 3.7:

n 3.7 Mạc tương đương của một điện trở đơn giản 2 bản cực

Xem xét hình 3.7 cho thấy rằng tại tần số rất thấp ta có thể bỏ qua ảnh hưởng của cuộn cảm và tụ điện vậy trong mạch chỉ còn lại trở kháng R tương ứng với từng linh kiện mà mạch sẽ gần như bị ngắn mạch (nếu R rất nhỏ) hoặc hở mạch (nếu R rất lớn) Tại tần số cao lúc này cần xét đến thành phần điện cảm Khi tần số f tăng từ 0 vượt quá hơn mức trở kháng R, hoặc mạch RL hoặc mạch RC đầu tiên tích cực, tùy thuộc vào tụ điện C ngắn mạch R tại tần số thấp hơn khi cuộn cảm L hở mạch R; Đó là RC chi phối mạnh khi R > √ Vẫn tại tần số cao, mạch LC tồn tại, tiếp theo đó một mình điện cảm L Sự kết hợp nhất định R,L và C, một vài biến đổi có thể hợp nhất Ngay cả cho mô hình điện trở đơn giản như trên cũng cho ta thấy rằng dây dẫn cũng tồn tại trở kháng và nó tạo ra từ trường tích trữ giữa hai đầu dây dẫn vì ở đó

∂D/dt ≠0

CHƯƠNG 4 : CÁC VẤN ĐỀ EMI, EMC VÀ NHIỄU

4.1 EMC – EMI

4.1.1 EMC

Tương thích điện từ (EMC) là đặc tính mà những thiết bị điện, điện tử có thể vận hành tốt trong môi trường mà có sự hiện diện của các thiết bị khác hoặc có tín hiệu nhiễu từ môi trường xung quanh chúng tác động vào Để thực hiện được điều này người thiết kế phải dùng các kỹ thuật thiết kế thật tốt nhằm tránh những hiệu ứng không mong muốn mà nhiễu có thể gây ra

Theo quy định chung, tính tương thích điện từ EMC được hiểu là đối với bất kỳ thiết bị vô tuyến, thiết bị điện tử nào đều phải:

- Không được gây ra can nhiễu vượt quá mức độ cho phép đối với sự hoạt động bình thường của thiết bị vô tuyến - điện tử khác

- Bản thân thiết bị đó phải làm việc bình thường khi các thiết bị khác đã làm việc nếu các thiết bị đặt trong cùng một môi trường và không gian nhất định

Tiêu chuẩn EMC của Châu Âu áp dụng cho thiết bị điện tử là FCC, đây là tiêu chuẩn phổ biến nhất áp dụng để kiểm tra cho các nhà sản xuất thiết bị điện tử

4.1.2 EMI

EMI là dạng nhiễu không mong muốn ảnh hưởng lên thiết bị điện tử Có hai kiểu phát ra EMI đó là điện dẫn và sóng dẫn EMI dạng điện dẫn là dạng năng lượng đi qua dây nguồn hoặc bus tín hiệu và đi vào hệ thống EMI dạng sóng dẫn là sự can nhiễu đến thiết bị mà sóng điện từ được truyền từ một nguồn nào đó xâm nhập vào hệ thống Khi xung quanh thiết bị có nguồn EMI tức là đã có tác nhân nào đó tạo ra nguồn nhiễu Thiết bị nhận nguồn nhiễu này chắc chắn sẽ bị ảnh hưởng Việc hạn chế các thiết bị có khả năng tạo ra nguồn nhiễu và các hạn chế các thiết bị dễ bị ảnh hưởng bởi nguồn nhiễu là điều cần thiết

Để phân tích EMI thì thông thường là phân tích trong miền thời gian hoặc miền tần số Công cụ thường dùng để phân tích tín hiệu trong miền thời gian là

Oscilloscope và trong miền tần số là Spectrum Analyer

4.1.3 PHƯƠNG PHÁP KIỂM TRA EMI VÀ TIÊU CHUẨN FCC

n 4.1 Lắp đặt thiết bị đo EMC (Radiated Emission)

n 4.3 Lắp đặt thiết bị đo EMC (Conducted Emission)

n 4.4 Tiêu c uẩn FCC (Conducted Emission)

4.2 ESD

Các mạch PCB cần thiết phải thêm vào các mạch bảo vệ để tránh hiện tượng ESD có thể xâm nhập vào các kết nối bên trong board mạch hoặc ngay tại những vị trí

dễ tiếp xúc mà tĩnh điện có thể dễ dàng xâm nhập

Sự kiện ESD bắt đầu với việc tích tụ năng lượng rất chậm (vài giây hoặc vài phút) và năng lượng được lưu trữ trong các cấu trúc điện dung như: cơ thể người, thiết

4.3 NHIỄU CROSSTALK

4.3.1 GIỚI THIỆU

Crosstalk là vấn đề đặc biệt quan trọng cần được quan tâm trong quá trình thiết pcb layout Crosstalk là sự mô tả về việc ghép nối điện từ một cách vô tình giữa các đường mạch in với nhau, giữa các lớp mạch in với nhau, giữa cáp kết nối, giữa linh kiện và thành phần điện khác mà có thể gây ra hiện tượng nhiễu loạn từ trường

Crosstalk thường xảy ra khi trong board mạch có các loại tín hiệu tuần hoàn ( tín hiệu có chu kỳ) như:

- Clock

- Periodic signals (tín hiệu tuần hoàn)

- Data, address, control lines

- I/O ports

Crosstalk có thể được xem là vấn đề EMI sinh ra bên trong board mạch và cần phải được tránh xảy ra

4.3.2 PHÂN TÍCH THÀNH PHẦN NHIỄU CROSSTALK

Xét một ví dụ về crosstalk như hình 4.2 bên dưới, giả sử rằng 2 đường mạch in được vẽ gần nhau và có khoảng cách gần tới mức đã xảy ra hiện tượng crosstalk

n 4.6 Crosstalk Overview (Intel)

Khi hiện tượng crosstalk xảy ra, vai trò của line A là line truyền tải tín hiệu và line B là line đã bị ảnh hưởng bởi việc ở gần line A như được mô tả trong hình 4.3 Khi line A có dòng điện chạy qua ở tại một tần số nhất định mà có khả năng sinh điện trường ⃗ và từ trường ⃗⃗ , thì line B là đối tượng bị ảnh hưởng

n 4.7 Crosstalk xảy ra trên đường truyền trong PCB

Khi line A hoạt động ở tần số cao thì chúng ta có thể phân tích mạch bằng cách