Bài giảng Kiến trúc máy tính: Chương 2 - Mức logic số

Chương 2 trình bày về Mức logic số. Nội dung cụ thể của chương này gồm có: Mạch số, mạch tổ hợp, mạch tuần tự, thanh ghi và bộ nhớ,...Mời các bạn cùng tham khảo để nắm chi tiết nội dung của bài giảng!

Chương 2.

Mức logic số

Đại cương mạch số Mạch tổ hợp Mạch tuần tự Thanh ghi và bộ nhớ

2.1 Mạch số

1 Đại cương

z Là mạch điện tử hoạt động ở 2 mức điện áp: cao (1) và thấp (0)

z Bóng điện tử / Transistor

z Bảng mạch in, Mạch tích hợp, Chip: DIP / PGA / PQFP

z SSI: small (vài chục)

z MSI: medium (vài trăm)

z LSI: large (vài ngàn)

z VLSI: very large

z Thông tin nhị phân biểu diễn = tín hiệu điện cao thấp.

z Thao tác trên thông tin nhị phân thực hiện bằng cổng

2 Cổng luận lý:

z mạch số gồm 1 hoặc nhiều ngõ nhập và 1 ngõ xuất

z Các cổng cơ bản (h 1.2 / h 4): ký hiệu, bảng chân trị

3 Đại số Bool

z Đại số Bool

zNghiên cứu các mệnh đề luận lý (1 trong 2 trị: Đ hoặc S)

zBốn phép tính luận lý cơ bản: Not, And, Or, Xor

zCó sự tương ứng giữa mạch số và hàm Bool

ƒ Vẽ mạch số ứng với hàm: F = A + B’ C

zPhân tích thiết kế mạch số:

ƒ Lập bảng chân trị - Biểu diễn dạng đại số

ƒ Tìm mạch đơn giản bằng PP biến đổi đại số Bool

z VD1: Thiết kế mạch số với bảng chân trị

z Từ các trị 1, xây dựng các tích cơ bản

z Lập hàm Bool bằng tổng các tích cơ bản

z Mở rộng: Thêm trị 1 tại 111

z VD2: Đơn giản mạch

z Y = A B’ + A B

1

0

1

0

1

0

C

1

0

1

0

0

1

1

1

0

1

1

0

0

0

0

0

0

0

Y

B

ƒ Phương pháp bản đồ để đơn giản biểu thức Bool

zCác khái niệm:

ƒ Bản đổ Karnaugh - Các ô liền kề (chỉ có 1 biến khác nhau)

zBước 0: Chuẩn bị bản đồ K với số biến phù hợp

zBước 1: Chuyển các giá trị 1 của bản chân trị vào bản đồ

zBước 2: Xây dựng các nhóm

ƒ Kích thước 2k, với k = n, n – 1, n – 2, 1 (giảm dần từ n đến 1)

ƒ Sao cho không có nhóm con (nằm trọn trong nhóm lớn hơn) Xét loại nhóm thừa (bỏ đi không ảnh hưởng đến kết quả)

z Bài tập:

z 1, 2, 3, 4, 5, 6,

z Bản đồ Karnaugh: 7, 8 (tr.21)

2.2 Mạch tổ hợp

1 Đại cương

z Gồm 1 số cổng luận lý kết nối với nhau,

ƒ với 1 tập các ngõ vào (n) các ngõ ra (m)

z Xác định bằng bảng chân trị

ƒ (n biến nhập, m biến xuất)

z Mô tả bằng:

ƒ Lược đồ logic - Lược đồ khối (h 2.1)

ƒ VD: lược đồ logic (a), lược đồ khối (b), bảng chân trị (c)

2 Mạch cộng:

z Cộng 2 ký số nhị phân

a Mạch nửa cộng (Half Adder)

zGồm 2 ngõ vào (x, y) và 2 ngõ ra (S: sum, C: carry)

z(h 2.2) lược đồ logic (a), lược đồ khối (b), bảng chân trị (c)

b Mạch toàn cộng (Full Adder)

zCộng thêm bit nhớ

zGồm 3 ngõ vào (x, y, z) và 2 ngõ ra (S và C)

z(gồm 2 mạch nửa cộng và 1 cổng OR) (h 2.4)

3 Mạch giải mã và mã hóa

z Đổi thông tin mã hóa nhị phân thành thông thường

z1012 = 510

a Mạch giải mã:

zGồm n ngõ vào và m ngõ ra (m ≤ 2n)

z(Ngõ cho phép nhập: E – Enable)

zMạch giải mã 3 – 8 (h 2.5) Æ

z Mạch giải mã dùng cổng NAND (h 2.6 / h 5)

z (Ứng dụng của mạch giải mã)

zChọn thanh ghi theo tín hiệu mã thanh ghi từ CU

Y

1 0 1 0 1 0 1 0 A0

7

1 1

6

1 1

5

0 1

4

0 1

3

1 0

2

1 0

1

0 0

0

0 0 A1 A2

zMở rộng mạch giải mã (h 2.7)

b Mạch mã hóa:

zNgược lại với giải mã

z(h 7)

zThiết kế bằng phương

pháp phân tích

ƒ Tích các tổng (Product of

Sum – POS)

thay vì

ƒ Tổng các tích (Sum of

Product – SOP)

z (Ứng dụng: biến tín hiệu

ngắt thành số hiệu thiết

bị phát sinh ngắt)

4 Mạch dồn và mạch phân

a Mạch dồn (MUX)

zCòn gọi là mạch chọn dữ liệu

zChọn thông tin nhị phân từ 1 trong 2nngõ nhập đưa ra ngõ xuất Việc chọn dựa theo n ngõ nhập chọn

z Thiết kế:

zHãy vẽ mạch giải mã 2 – 4

zÝ nghĩa của cổng AND (dẫn thông tín hiệu: x * 1 = x), mỗi thời điểm chỉ có 1 cổng thông

zĐưa ngõ vào chọn cho từng cổng AND

zKết luận: MUX tạo từ mạch giải mã n – 2n, thêm 2n đường nhập (h 2.8)

z Mở rộng mạch giải mã:

zXây dựng mạch giải mã

từ các mạch giải mã

có kích thước nhỏ hơn

zVD: MUX 3 – 8 từ các MUX 2 - 4

zGiải thích:

ƒ Xét bảng chân trị

1 0 1 0 1 0

a0

6 1 1

5 0 1

4 0 1

3 1 0

2 1 0

1 0 0

0 0 0

a1

a2

b Mạch phân (DEMUX)

zNhận 1 ngõ nhập và phân bổ nó đến 1 trong nhiều (2 n )

vị trí xác định.

z(h 8 mạch dồn 4 – 1 và mạch phân 1 – 4)

z********************

zỨng dụng mạch dồn và mạch phân:

Dẫn thông tin theo 1 đường truyền dữ liệu chung (h10)

ƒ Chuyển tín hiệu 102cho mạch dồn và 002cho mạch phân

zBài tập: 1, 2, 3, 6 (tr 31 và 32)

3 x 8 Decoder

3 x 8 Decoder

3 x 8 Decoder

3 x 8 Decoder

8

8

8

8

3 E 3 E 3 E 3 E

2 x 4 Decoder

2.3 Mạch tuần tự

z Tổng quát

z Các hệ thống số đều cần có thành phần lưu trữ

zNgõ ra có thể phụ thuộc ngõ vào trước đó (mạch có nhớ)

z Tuần tự đồng bộ hóa bằng xung đồng hồ.

z Mạch lật (Flip Flop – FF)

z Mạch tuần tự đơn gián nhất, lưu 1 bit nhị phân

z Có 2 ngõ ra: trị bình thường (Q), trị bù (Q’)

z Bảng đặc tính: Q(t): tr thái hiện tại, Q(t+1): tr thái kế

z Phân loại:

zSố ngõ vào

zCách thức các ngõ vào tác động đến ngõ ra

z Mạch lật SR (Set – Reset)

z (xem bảng đặc tính)

z Mạch lật D (Data)

z (h 3.1 và 3.2) (thêm h 10) 1 1 ?

1 0 1 0 1 0 Q(t) 0 0 Q(t+1) R S

z Mạch lật JK (J K)

zGồm 2 mạch lật: chủ và tớ

zQ(t+1) = Q’(t) khi J = K = 1

z Mạch lật T (Toggle)

z2 ngõ vào J, K kết nối thành T (J = K = T)

z (h 3.3 và 3.4)

z Mạch lật lề (h 3.5)

z Bảng kích thích (tự xem)

z Bảng liệt kê các tổ hợp nhập cần có để tạo ra 1 thay đổi

trạng thái yêu cầu

z Gồm 2 cột Q(t) và Q(t+1) và một cột cho mỗi ngõ vào

z Ký hiệu X: điều kiện không cần (hoặc tùy chọn): vì có 2

cách chuyển tiếp

?

1

1

1

0

1

0

1

0

Q(t)

0

0

Q(t+1)

R

S

1 0 1 0 Q(t+1)

0 X 1

1 0 1

0 1 0

X 0 0

R S Q(t)

zMạch tuần tự

z Kết nối mạch lật với các cổng Ví dụ: h 3.7

z Phương trình nhập mạch lật:

z Biểu thức Bool mô tả mạch tổ hợp tạo ngõ nhập cho

các mạch lật

z Bảng trạng thái mạch lật:

z Gồm 4 phần: (bảng 3.2)

trạng thái hiện hành, nhập, trạng thái kế, xuất

z Lược đồ trạng thái

z Thể hiện bằng hình ảnh của bảng trạng thái (h 3.8)

z Hình tượng các chuyển tiếp trạng thái, giúp hiểu

hoạt động của mạch.

zQui trình thiết kế mạch tuần tự:

z Chuyển đặc tả sang lược đồ trạng thái

z Chuyển lược đồ trạng thái sang bảng trạng thái

z Xây dựng lược đồ luận lý từ bảng trạng thái

Ví dụ: mạch đếm nhị phân

z Bài tập 8, 9, 10, (11)

2.4 Thanh ghi và bộ nhớ

zThanh ghi (Register)

z Lưu nhiều (n) bit, gồm n mạch lật Lưu dữ liệu và cung cấp cho các mạch khác.

zVí dụ: 4.1

z Điều khiển việc chuyển thông tin bằng cổng.

z Các thanh ghi đặc biệt:

zMạch đếm (Counter)

zThanh ghi dịch (Shift register)

z Thanh ghi

nạp song song

zKhảo sát thanh ghi nạp song song

ƒ Khi Load = 0

ƒ Khi Load = 1

z Thanh ghi dịch

z Thanh ghi dịch 2 chiều nạp song song (h 4.4)

zKhảo sát thanh ghi dịch 2 chiều nạp song song

ƒ Khi S1S0có giá trị lần lượt là 00 , 01 , 10 , 11

các chức năng tương ứng là :

z Mạch đếm nhị phân

z(áp dụng từ bài thiết kế mạch tuần tự)

zBộ nhớ

zLưu trữ và truy xuất theo đơn vị từ (word)

zKích thước của 1 word ?

zKích thước của bộ nhớ ?

z Bộ nhớ truy cập bất kỳ (RAM)

z Bộ nhớ chỉ đọc (ROM)