1. Trang chủ
  2. » Luận Văn - Báo Cáo

Chuong 5-Thiet ke mach LOGIC.pdf

25 2,5K 1
Tài liệu đã được kiểm tra trùng lặp

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Tiêu đề Thiết kế mạch điều khiển không tiếp điểm
Người hướng dẫn GV: Nguyễn Vũ Thanh
Trường học Tự động hoá thiết bị điện
Thể loại Tài liệu
Định dạng
Số trang 25
Dung lượng 436,55 KB

Các công cụ chuyển đổi và chỉnh sửa cho tài liệu này

Nội dung

Thiet ke mach LOGIC

Trang 1

Một số sơ đồ điều khiển có nhớ Thiết kế mạch tạo trễ bằng phần tử số Chuyển đổi từ sơ đồ dùng tiếp điểm sang dùng phần tử không tiếp điểm.

Sử dụng bảng chân li vμ bảng Cacnô để thiết kế mạch lôgic.

Chuyển đổi từ sơ đồ thuật toán sang sử dụng các phần tử lôgic.

Trang 2

Phương trình đầu ra lôgic của cuộn hút K như sau: K = (M + K)*D

Mạch tạo nhớ cơ bản

K

K M

D

Rút gọn sơ đồ trên ta được

K M

D

Trang 4

Mạch chốt RS ba đầu vμo, sử dụng đầu vμo cho phép nh− một điều kiện cần đối với các tín hiệu đầu vμo.

Trang 5

Mạch chốt D cải tiến mạch chốt RS.

– Không xảy ra trường hợp cấm như đối với mạch chốt RS – Có thêm đầu vào E (cho phép) để chốt trạng thái

Mạch chốt D

Lí thuyết cơ bản lμ dựa vμo mạch chia tần

để tạo trễ, với thời gian bất kì.

– Ví dụ với tần số xung nhịp là 100Hz, nếu chia đôi ta

được 50 Hz (ứng với chu kì 0.02s), chia đôi tiếp ta được 25Hz (ứng với 0.04s), chia đôi tiếp ta được 12.5 Hz (ứng với 0.08s)

thiết kế mạch tạo trễ bằng

phần tử số

Trang 6

Ví dụ: mạch đếm nhị phân 4 bít, sử dụng

bộ chốt JK Với giản đồ xung nh− sau

Thiết kế mạch tạo trễ (dùng IC 4017)

Trang 7

Tạo thời gian trễ

– Bằng cách thay đổi độ rộng xung nhịp ta sẽ có các thời gian trễ khác nhau.

– Lựa chọn các đầu ra Q phù hợp, ta cũng có các thời gian trễ khác nhau.

Mạch tạo trễ hoμn chỉnh

Qx

CLK ENA

RST

IC4017 14

13

S

Rtg

Trang 8

– Tiến hành tối giản hàm lôgic nếu cần.

Chuyển sơ đồ điều khiển có tiếp

điểm sang không tiếp điểm

Chuyển đổi các tiếp điểm thời gian sau sang dùng phần tử lôgic

Trang 9

Dựa vμo phương trình hμm ta có sơ đồ mạch điều khiển sau:

C R B

A

Rtg

R 1

2 R

Ví dụ 2: Chuyển đổi sơ đồ mạch điều khiển sau:

K

K M

Rtg

K = (M+K)*D

R tg = K K1 = R tg *K K2 = R tg *K

Trang 10

Đây lμ phương pháp dựa vμo sự mô tả công nghệ nhờ bảng chân li, sau đó thiết kế mạch nhờ tối ưu bằng bảng CácNô

Xét ví dụ: Thiết kế mạch xử lí chất thải bệnh viện bằng phương pháp đốt.

Thiết kế mạch bằng bảng chân lí

vμ tối ưu nhờ bảng cácnô

Cấp liệu

Trang 11

Trong hệ thống nμy ta cần thiết kế mạch

điều khiển sao cho có thể giám sát sự tồn tại của ngọn lửa vμ chỉ cho phép chất thải vμo buồng đốt khi lửa đang cháy.

Cấp liệu

nhiên liệu

Sau khi bố trí ba cảm biến nhiệt,

ta có đ−ợc ba biến đầu vμo vμ tạo ra 8 khả

Trang 12

Dựa vμo bảng chân lí, ta nhận thấy có thể

sử dụng hμm AND để thiết kế.

Cấp liệu

nhiên liệu

Với hệ thống vừa thiết kế ta có thể

sử dụng hai trong

số ba tín hiệu để

điều khiển van cấp liệu, mμ vẫn

đảm bảo đ−ợc yêu cầu.

Ta có bảng chân

lí sau.

Trang 13

Tõ b¶ng ch©n lÝ ta cã ph−¬ng tr×nh hμm nh− sau, viÕt d−íi d¹ng minterm.

Tõ ph−¬ng tr×nh ta x©y dùng ®−îc m¹ch l«gic sau:

ABC C

AB C B A BC A

Tuy nhiªn ta cã thÓ tiÕn hμnh tèi −u nhê b¶ng C¸cn«.

1 1

1

1

) 00 (

C B C( 01 ) BC( 11 ) B C( 10 ) )

0 (

A

) 1 (

A

Trang 14

sử dụng sơ đồ thuật toán để thiết

kế mạch điều khiển lôgic

Những khái niệm cơ bản về cấu trúc SFC (grafcet)

– Hoạt động theo một tuần tự hoặc nhiều tuần tự.

– Trong mỗi tuần tự có nhiều bước, mỗi một bước thể hiện một trạng thái của hệ.

– Giữa các bước là các điều kiện

1 0 Bước ban đầu

Trang 15

Các điều kiện:

Là một tổ hợp các yêu cầu lôgíc, khi thoả mãn

đầy đủ các yêu cầu này, hệ thống có thểchuyển đổi từ bước này sang bước khácCác điều kiện được kí hiệu bằng chữ cái T kèm với chỉ số

Được thể hiện bằng nét gạch ngang trên sơ

đồ

Điều kiện luôn đúng

A11

T2T1

T1

1

2 T2 T1 T3

Trang 16

Chú ý:

Nếu không chỉ ra các liên hệ có hướng thì hệthống vận hành từ trên xuống dưới

Với một hệ thống tại một thời điểm nào đó sẽ

có một hoặc nhiều bước tích cực và các bướckhác là không tính cực

Để thể hiện sự tích cực của bước người tadùng dấu chấm đặt bên trong bước đó

1

2 T2 T1

Khi xảy ra chuyển bước thì bước mới được xáclập và bước cũ bị xoá bỏ

Các quy tắc vận động của SFC

Trang 17

Khảo sát ví dụ sau:

Bước 1 tích cực (hành động được thực thi)

Khi xảy ra điều kiện T1 (ON) Bước 2 chuyểnsang tích cực Bước 2 còn tích cực cho đếnkhi xảy ra điều kiện T2 Điều kiện có thể dướidạng xung

T1 T2

1 2

T2

1 T1 2 T2

1 T1 2

b

0 1

0 0

0 1 1 1

S1 T1 S2 T2

Điều kiện:

Điều kiện dạng xung

Điều kiện dạng sườn xung

T1 2

Trước khi bước

2 tích cực

bước 2 tích cực

Sau khi bước 2 tích cực

T1 2

T1 2

S2

0 1 0

1 A

B

1

Trang 18

Điều kiện thời gian

Điều kiện thời gian kết hợp

T1

T2 2

0 0 0

1 1 1

T1 S2

ấn nút

100 giây

ΔT/S2/100s and ấn nút

0 1 0 1

T2

Các kiểu tác động đi kèm các bước:

Tác động lôgíc:

Kiểu tác động này gắn với các biến lôgíc, giá

trị của biến tồn tại hoặc thay đổi ngay khibước trở nên tích cực

T1 T2 2

0 0 0

1 1 1

Động cơ 1

0 1 0

1 T1 S2

1

(Tác động lôgíc)

Động cơ 1 /Động cơ 2 Van điện từ 3 (S) Van điện từ 4 (R)

Động cơ 2 Van điện từ 3

Van điện từ 4

Trang 20

Hội tụ ORThực hiện hội tụ tuần tự đang

Hội tụ and

Điều kiện T2 đến thì hệ hội tụ

từ S41 và S51 về S10

Trang 21

Bμi toán điều khiển khoan cần

Bố trí thiết bị truyền động vμ cảm biến:

Truyền độngKhoan dùng ĐC KĐB (Chạy khoan)Nâng hạ khoan dùng ĐC KĐBBơm nước dùng ĐC KĐB

cảm biếnNút ấn khởi động (M) (NO)Nút ấn dừng (D) (NC)Giới hạn nâng (GHN)

Trang 22

Phân tích bài toán:

– Giai đoạn đầu:

Động cơ khoan và động cơ làm mát nghỉPhần nâng/hạ khoan ở vị trí trên cùngKhông có vật liệu trong phần kẹp

Tháo vật liệu (bằng tay)

Lựa chọn các giai đoạn của hệ thống

– Chia nhỏ hệ thống thành các bước, xác

định cụ thể thứ tự các bước.

– Với mỗi bước ta xác định hành động cụ thể gắn với mỗi bước.

Trang 23

N©ng khoan

=1

/H¹ khoan Ch¹y b¬m

Ch¹y khoan H¹ khoan S½n sμng khoan (b−íc ®Çu)

GHN

Δt/S2/0.5s M.KÑp vËt

4 3 2 1 0

GHH 5

6 C«ng t¾c

/D

/Ch¹y khoan /Ch¹y b¬m 7

Trang 24

Tõ b−íc 1 xuèng b−íc 2

Tõ b−íc 2 xuèng b−íc 3

GHH

H¹ khoan

Ch¹y khoan KÑp vËt

R

R

S

S M

N©ng khoan S

R tg R GHH

Ch¹y b¬m C«ng t¾c

H¹ khoan

Ch¹y khoan KÑp vËt

R

R

S

S M

Tõ b−íc 3 xuèng b−íc 4

GHN

N©ng khoan S

R tg R GHH

Ch¹y b¬m C«ng t¾c

H¹ khoan

Ch¹y khoan KÑp vËt

R

R

S S M

Trang 25

Tõ b−íc 6 vµ 4 xuèng b−íc 7

M

S

S R

D

Ngày đăng: 24/08/2012, 15:43

HÌNH ẢNH LIÊN QUAN

Sử dụng bảng chân li vμ bảng Cacnô để thiết kế mạch lôgic.thiết kế mạch lôgic. - Chuong 5-Thiet ke mach LOGIC.pdf
d ụng bảng chân li vμ bảng Cacnô để thiết kế mạch lôgic.thiết kế mạch lôgic (Trang 1)
Một số sơ đồ điều khiển có nhớ - Chuong 5-Thiet ke mach LOGIC.pdf
t số sơ đồ điều khiển có nhớ (Trang 1)
nhờ bảng chân li, sau đó thiết kế mạch nhờ tối −u - Chuong 5-Thiet ke mach LOGIC.pdf
nh ờ bảng chân li, sau đó thiết kế mạch nhờ tối −u (Trang 10)
bằng bảng CácNô - Chuong 5-Thiet ke mach LOGIC.pdf
b ằng bảng CácNô (Trang 10)
Dựa vμo bảng chân lí, ta nhận thấy có thể sử dụng hμm AND  để thiết kế. - Chuong 5-Thiet ke mach LOGIC.pdf
a vμo bảng chân lí, ta nhận thấy có thể sử dụng hμm AND để thiết kế (Trang 12)
Ta có bảng chân lí sau. - Chuong 5-Thiet ke mach LOGIC.pdf
a có bảng chân lí sau (Trang 12)
Từ bảng chân lí ta có ph−ơng trình hμm nh− sau, viết d−ới dạng minterm. - Chuong 5-Thiet ke mach LOGIC.pdf
b ảng chân lí ta có ph−ơng trình hμm nh− sau, viết d−ới dạng minterm (Trang 13)
Tuy nhiên ta có thể tiến hμnh tối −u nhờ bảng Cácnô. - Chuong 5-Thiet ke mach LOGIC.pdf
uy nhiên ta có thể tiến hμnh tối −u nhờ bảng Cácnô (Trang 13)

TỪ KHÓA LIÊN QUAN

w