Chuong 4-Dai so LOGIC.pdf

Dai so LOGIC

Giới thiệu về đại số lôgic Các cách biểu diễn hμm lôgic Mối quan hệ giữa bảng chân lí, biểu thức lôgic vμ bảng Cacno

Tối giản hμm lôgic Các cổng lôgic cơ bản

Sự tương đương giữa sơ đồ mạch điện vμ hμm lôgic

Chương 4: đại số lôgic

Giới thiệu về đại số lôgic

Trạng tháI lôgíc Các phép toán cơ sở Các tính chất quan trong của đại số lôgic

Các phép toán cơ sở

Phép phủ định Phép cộng Phép nhân

TÝnh chÊt ph©n phèi cña phÐp céng vμ phÐp nh©n

TÝnh chÊt ho¸n vÞ cña phÐp

TÝnh chÊt ph©n phèi cña phÐp

(=)

(=)

(=)

LuËt De Morgan

Kh¶o s¸t vÝ dô sau

C¸c c¸ch biÓu diÔn hμm l«gic

BiÓu diÔn b»ng b¶ng ch©n lÝ BiÓu diÔn b»ng biÓu thøc BiÓu diÔn d−íi d¹ng b¶ng Cacn«

Biểu diễn bằng bảng chân lí

Bảng chân lí đưa ra các trạng thái của các biến tham gia trong hμm, đồng thời đưa ra giá trị kết quả của hμm số

0 1 1 1

1 1

1 0 1 0

0 1

1 1 0 0

1 0

0 0 0 1

0 0

B A B

A

Hàm

Y7

Biến Hàm

Y8Biến

Biểu diễn bằng biểu thức

Được thể hiện dưới 2 dạng Maxterm (M i ) hoặc Minterm (m i )

– Minterm (m i ): Tổng của tích các biến, mỗi số hạng của tổng

có đủ mặt các biến.

– Ví dụ: Y(A,B,C) = Σm(3,4,5,6,7) = m3 + m4 + m5 + m6 + m7

= A’BC + AB’C’ + AB’C + ABC’ + ABC

– Maxterm (M i ): Tích của tổng các biến, mỗi số hạng của tích

có đủ mặt các biến.

– Ví dụ: Y(A,B,C) = ΠM(0,1,2) = (A+B+C)(A+B+C’)(A+B’+C)

BiÓu diÔn d−íi d¹ng b¶ng

Cacn«

Mçi b¶ng cã 2n «, mçi « t−¬ng øng víi mét tæ hîp biÕn minterm (m i ) hoÆc maxterm (M i ), 2 « liÒn kÒ nhau chØ kh¸c nhau 1 biÕn.

Ta chó ý tíi c¸c d·y sè: 00 01 11 10, d·y sè nμy tu©n theo trËt tù cña m· Gray.

M· Gray

T¹o 2 sè 0, 1 theo cét T¹o g−¬ng ¶o d−íi sè 1 TiÕn hµnh soi g−¬ng PhÇn trªn g−¬ng thªm 2 sè 0 PhÇn d−íi g−¬ng thªm 2 sè 1 T¹o g−¬ng ¶o phÝa d−íi cïng

TiÕn hµnh soi g−¬ng

Mèi quan hÖ gi÷a b¶ng ch©n lÝ, biÓu thøc l«gic vμ b¶ng Cacno

Mèi quan hÖ gi÷a b¶ng ch©n lÝ vμ biÓu thøc minterm (m i ).

Mèi quan hÖ gi÷a b¶ng ch©n lÝ vμ biÓu thøc maxterm (M i ).

Mèi quan hÖ gi÷a b¶ng Cacn« vμ biÓu thøc minterm (m i ).

Mèi quan hÖ gi÷a b¶ng Cacn« vμ biÓu thøc maxterm (M i ).

Mèi quan hÖ gi÷a b¶ng ch©n lÝ

vμ biÓu thøc minterm (mi).

A B C F F’

BiÓu thøc minterm ®−îc thÓ hiÖn nh− sau:

Mối quan hệ giữa bảng chân lí

vμ biểu thức maxterm (Mi).

Biểu thức maxterm đ−ợc thể hiện nh− sau:

Mối quan hệ giữa bảng Cacnô

vμ biểu thức minterm (mi).

Trong bảng Cacnô, ta quan tâm đến các ô có giá trị lôgic bằng 1, các ô này chính là tổ hợp của tích các biến khiến hàm có

giá trị lôgic bằng 1.

Mối quan hệ giữa bảng Cacnô

Tối giản hμm lôgic

Tối giản bằng biến đổi giải tích.

Tối giản bằng bảng Cacno

Tối giản bằng biến đổi giải tích.

Dựa vμo các tính chất của đại số lôgic, ta thực hiện các biến đổi giải tích sao cho giảm dần số l−ợng các biến hoặc tổ hợp các biến trong hμm.

áp dụng: A+ B; A+B= A B

B A D C B A D B A C B A D C B A

B A D C B A

BD D A C B A

BD D A C C B A

D C B D C A C B A

+ +

= +

+

= +

+

=

= + + +

=

= + + +

=

= + +

+

=

= +

+ +

) (

) (

) (

Tối giản bằng bảng Cacno

Với minterm (m i )

– Biểu diễn hàm trên bảng Cácnô

– Xác định các vòng ô phủ số ô tối đa có giá trị bằng 1 hoặc không xác định nằm kề nhau hoặc đối xứng nhau, sao cho số ô bằng 2 n – Tìm hàm tối thiểu (để lại các biến giống nhau, biến khác nhau bị loại trừ), nếu các biến giống nhau có giá trị 0 thì ta dùng kí hiệu

đảo, còn nếu có giá trị 1 ta để nguyên.

Ví dụ:

Với maxterm (M i )

– Biểu diễn hàm trên bảng Cácnô

– Xác định các vòng ô phủ số ô tối đa có giá trị bằng 0 hoặc không xác định nằm kề nhau hoặc đối xứng nhau, sao cho số ô bằng 2 n – Tìm hàm tối thiểu (để lại các biến giống nhau, biến khác nhau bị loại trừ), nếu các biến giống nhau có giá trị 1 thì ta dùng kí hiệu

đảo, còn nếu có giá trị 0 ta để nguyên.

Ví dụ:

Ví dụ 1:

Y = BC + AB + AC

VÝ dô 4: VÝ dô 5:

VÝ dô 6:

VÝ dô 7:

VÝ dô 8:

Ví dụ 9:

Ví dụ 10:

Các cổng lôgic cơ bản

Cổng thực hiện phép cộng đảo lôgic (cổng NOR)

Cổng NOR thiết kế với TTL (Hở mạch collector)

Cæng NOR thiÕt kÕ víi CMOS

Cæng thùc hiÖn phÐp céng hoÆc (cæng OR)

Cæng OR thiÕt kÕ víi TTL (Collector hë m¹ch)

Cæng OR thiÕt kÕ víi CMOS

Cæng thùc hiÖn phÐp NAND

Cæng NAND thiÕt kÕ víi TTL (Collector hë m¹ch)

Cæng NAND thiÕt kÕ víi CMOS

Cæng thùc hiÖn phÐp AND

Cæng AND thiÕt kÕ víi TTL (Collector hë m¹ch)

Cæng AND thiÕt kÕ víi CMOS

Cæng thùc hiÖn phÐp NOT

Cæng NOT thiÕt kÕ víi TTL (Collector hë m¹ch)

Cổng NOT thiết kế với CMOS

Sự tương đương giữa sơ đồ mạch điện vμ hμm lôgic

Hμm OR Hμm AND Hμm NOT Hμm NAND Hμm NOR Hμm Ex-OR

Hμm NOT

Mét tiÕp ®iÓm th−êng kÝn (NC) m¾c trong m¹ch t−¬ng ®−¬ng ®Çu vµo hµm NOT

Hμm NAND

Hμm NOT với cuộn hút trung gian

Mục đích cần đạt đ−ợc là: Tiếp điểm đóng lại (mức lôgíc 1) khiến đèn tắt (mức lôgíc 0).

Hμm AND với cuộn hút trung gian

Mục đích cần

đạt đ−ợc là: 2 tiếp điểm cùng tác động (mức lôgíc 1) khiến đèn sáng (mức lôgíc 1).