1. Trang chủ
  2. » Giáo án - Bài giảng

Đề thi kiến trúc máy tính

1 4,6K 35
Tài liệu đã được kiểm tra trùng lặp

Đang tải... (xem toàn văn)

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Tiêu đề Đề Thi Kiến Trúc Máy Tính
Trường học Trường Đại Học Công Nghệ Thông Tin
Chuyên ngành Kiến Trúc Máy Tính
Thể loại Đề Thi
Thành phố Hồ Chí Minh
Định dạng
Số trang 1
Dung lượng 35,5 KB

Các công cụ chuyển đổi và chỉnh sửa cho tài liệu này

Nội dung

Đề thi môn học kiến trúc máy tính hệ dài hạnThời gian 90 phút “_” bằng cách dùng mã ASCII, theo thứ tự: Họ_Đệm_Tên.. Giả thiết rằng quá trình trên đợc bắt đầu từ địa chỉ: 02468ABFH.. ng

Trang 1

Đề thi môn học kiến trúc máy tính hệ dài hạn

(Thời gian 90 phút)

“_”) bằng cách dùng mã ASCII, theo thứ tự: Họ_Đệm_Tên

b Chỉ ra các bit của: bus dữ liệu D0 - D31 , bus địa chỉ A2 - A31 (nếu có thể, chỉ ra cả các bit trên các đờng A0 và A1), các đờng điều khiển BE0 - BE3, các đờng M/IO, D/C và

W/R; Khi ghi tên của bạn (không kèm cả họ và đệm) vào bộ nhớ của máy 386 Giả thiết

rằng quá trình trên đợc bắt đầu từ địa chỉ: 02468ABFH

ngắt N vào bus dữ liệu và tạo yêu cầu ngắt dùng mạch đệm 74LS244 đơn giản sau đây:

b Đờng tín hiệu INTAcó tác dụng gì trong sơ đồ trên?

c (KK) Trong trờng hợp các tín hiệu ngắt tích cực ở mức cao, để giữ nguyên các số

hiệu ngắt, sơ đồ trên cần thay đổi nh thế nào?

chế độ thực , ngời ta đã sử dụng các đờng dây địa chỉ nh thế nào?

b Trình bày nguyên tắc của việc trao đổi dữ liệu với thiết bị ngoại vi bằng phơng pháp điều khiển DMA

Ghi chú: Sinh viên làm bài độc lập, đợc phép sử dụng tài liệu.

AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 AD8 AD9 AD10 AD11 AD12 AD13 AD14 AD15

CPU

INTR

+5V Data Bus

Ngày đăng: 27/07/2013, 01:27

TỪ KHÓA LIÊN QUAN

w