KIEN TRUC MAY TINH CHUONG 5

Các đặc trưng của hệ thống nhớ  Đơn vị truyền unit of transfer  Phương pháp truy nhập access method... Bộ nhớ bán dẫn Kiểu bộ nhớ Tiêu chuẩn Khả năng xóa Cơ chế ghi Tính thay đổi Read

Nguyen Thanh Tung THPT QUY H

Nội dung bài giảng

 Chương 1: Giới thiệu chung

 Chương 2: Biểu diễn DL & số học máy tính

 Chương 3: Bộ xử lý

 Chương 4: Kiến trúc tập lệnh

 Chương 5: Hệ thống nhớ

 Chương 6: Hệ thống vào/ra

Các đặc trưng của hệ thống nhớ

 Đơn vị truyền (unit of transfer)

 Phương pháp truy nhập (access method)

Ph©n cÊp hÖ thèng nhí

Tõ tr¸i sang ph¶i:

TËp

thanh

ghi

Cache L1

Cache L2

Bé nhí chÝnh

Bé nhí ngoµi

Bé xö lý

Bộ nhớ bán dẫn

Kiểu bộ nhớ Tiêu chuẩn Khả năng xóa Cơ chế ghi Tính

thay đổi Read Only Memory

(ROM) Bộ nhớ

chỉ đọc

Không xóa được

Mặt nạ

Không khả biến

Electrically Erasable

PROM (EEPROM)

Bằng điện, mức từng byte

Flash memory

Bộ nhớ

đọc - ghi

Bằng điện, từng khối

Random Access Memory

(RAM)

Bằng điện, từng byte

Khả biến

ghi ®­îc mét lÇn

®­îc nhiÒu lÇn

C¸c kiÓu ROM

 EEPROM (Electrically Erasable PROM):

 Flash memory (bé nhí cùc nhanh)

RAM (Random Access Memory)

 Bộ nhớ đọc / ghi

 Khả biến

 Lưu trữ thông tin tạm thời

 Có hai loại RAM:

VÝ dô vÒ DRAM

RD WR

.

.

 Dung lượng chip nhớ: 2n x m bit

 Các đường điều khiển:

• Tín hiệu điều khiển đọc: RD / OE

• Tín hiệu điều khiển ghi: WR / WE

VÝ dô: chip 16Mb DRAM (4M x 4 bit)

C¸c chip nhí (nh×n bªn ngoµi)

Tăng độ dài ngăn nhớ

 Ví dụ 1:

• H y thiết kế modul nhớ ã 8K x 8 bit

OE

D0÷ D3

D4÷ D7

Tăng độ dài ngăn nhớ

Bài toán tăng độ dài tổng quát:

 Cho chip nhớ 2n x m bit

 Cần thiết kế modul nhớ 2n x (k.m) bit

⇒ Cần ghép nối k chip nhớ

Tăng số lượng ngăn nhớ

 Ví dụ 2:

• H y thiết kế modul nhớ ã 8K x 4 bit

H×nh vÏ (vÝ dô 2)

A0÷ A11

D0÷ D3CS

WE OE

A0÷ A11

D0÷ D3CS

1 0

1 X 1 1

A0 ÷ A11

WE OE

A Y0

G Y1

A12

D0 ÷ D3CS

Tăng số lượng ngăn nhớ

 Bài toán tăng số lượng tổng quát:

 Cho chip nhớ 2n x m bit

 Cần ghép nối modul nhớ: 2k+n x m bit

⇒ Cần ghép nối 2k chip

và phải dùng bộ giải m ã k: 2k (k → 2k)

Tăng số lượng và độ dài ngăn nhớ

 Ví dụ 3:

• H y thiết kế modul nhớ ã 16K x 8 bit

H×nh vÏ (vÝ dô 3)

A0÷ A12

D0÷ D3CS

WE OE

A0÷ A12

D0÷ D3CS

WE OE

A0÷ A12

D0÷ D3CS

WE OE

A0÷ A12

D0÷ D3CS

Tăng số lượng và độ dài ngăn nhớ

 Bài toán tăng số lượng và độ dài tổng quát:

 Cho chip nhớ 2n x m bit

 Cần ghép nối modul nhớ: 2p+n x (q.m) bit

⇒ Cần ghép nối q.2p chip thành 2pbộ, mỗi bộ q

chip và phải dùng bộ giải m ã p: 2p (p → 2p)

Bộ nhớ chính

 Các đặc trưng cơ bản

liệu đang được sử dụng

• Được đánh địa chỉ trực tiếp bởi CPU: có nhiều

ngăn nhớ, mỗi ngăn nhớ được gán một địa chỉ xác định

trực tiếp vào toàn bộ BNC của máy tính

.

§Þa chØ

1 3 5 7

2n+1

.

Bank 3

.

3 7 11 15

4n+3

§Þa chØ

Bộ nhớ cache

 Nguyên tắc chung

 Các kỹ thuật ánh xạ địa chỉ

 Các thuật toán thay thế

 Hoạt động của cache

 Bài tập

Các khái niệm

• Định vị về thời gian : Một mục thông tin vừa được truy nhập thì có xác suất lớn là ngay sau đó nó được truy nhập lại.

sẽ được truy nhập.

 Mỗi Line trong cache được gắn thêm một Tag

để xác định Block nào (của BNC) đang ở trong Line

.

Các kỹ thuật ánh xạ địa chỉ

 ánh xạ trực tiếp (direct mapping)

 ánh xạ liên kết hoàn toàn

(fully associative mapping)

 ánh xạ liên kết tập hợp

(set associative mapping)

 Cô thÓ: B0 → L0 Bm → L0 .

B1 → L1 Bm+1 → L1

.

ánh xạ trực tiếp

 Khi đó, địa chỉ do CPU phát ra gồm 3 trường:

⇒ Block (Line) có 2w ngăn nhớ

⇒ Cache có 2r Line, cache chứa 2r + w ngăn nhớ

⇒ BNC chứa 2(s - r) + r + w = 2s + w ngăn nhớ

Ví dụ 1

Tìm dạng địa chỉ do BXL phát ra?

• BNC = 128 MB = 27 * 220 byte = 227 byte

• Cache = 256 KB = 28 * 210 byte = 218 byte

• Line = 32 byte = 25 byte ⇒ w = 5

• Số lượng Line trong cache: 218/25 = 213 ⇒ r = 13

• Số bit của phần Tag: 27 - 13 - 5 = 9, s - r = 9

5 13

9

Ví dụ 2

• Số lượng Line trong cache: 214/22 = 210 ⇒ r = 10

• Số bit của phần Tag: 26 - 10 - 2 = 9, s - r = 14

2 10

14

Sơ đồ thực hiện

Nhận xét

 ưu điểm:

 Nhược điểm:

• Tỉ lệ cache hit thấp.

¸nh x¹ liªn kÕt hoµn toµn

Sơ đồ thực hiện

Nhận xét

 ưu điểm:

• Tỉ lệ cache hit cao hơn ánh xạ trực tiếp vì một

 Nhược điểm:

mạch so sánh

ánh xạ liên kết tập hợp

 Cache được chia thành nhiều Set , mỗi Set gồm nhiều Line liên tiếp

 Một Block của BNC chỉ được ánh xạ vào một

vào Line bất kỳ trong set đó:

i = j mod v

Ví dụ 1

Tìm dạng địa chỉ do BXL phát ra?

• Dung lượng Set: 23 * 2 5 = 2 8 byte

5 9

15

VÝ dô 2

12

Sơ đồ thực hiện

Nhận xét

 ưu điểm:

một Line bất kỳ trong Set, và dễ so sánh

 Nhược điểm:

C¸c thuËt to¸n thay thÕ

c¸c Block ®ang cã trong cache

Hoạt động của cache

 Đọc:

 Pentium: cã hai cache L1 trªn chip

 Petium 4: cache L1 (2 lo¹i) vµ L2 trªn chip:

Các đặc tính của đĩa từ

 Đầu từ cố định hay chuyển động

 Đĩa cố định hay thay đổi

Mặt đĩa

Khu«n d¹ng cña mét r·nh (track)

Gap1 ID Gap2 Data Gap3 Gap1 ID Gap2 Data Gap3

Nhiều đĩa

Cylinders

 Thêi gian trÔ

Đĩa mềm

ổ đĩa mềm

§Üa cøng

§Üa

Trôc quay CÇn mang ®Çu tõ

RAID

 Redundant Array of Independent Disks

(logic) duy nhất

 Dữ liệu được phân bố trên nhiều đĩa vật lý khác nhau

lưu trữ thông tin an toàn

RAID 0

ánh xạ dữ liệu đối với RAID 0

RAID 1

 Dùng kỹ thuật mirroring (n + n đĩa)

2 bản chứa trên 2 đĩa khác nhau

RAID 2

RAID 3

dùng 1 đĩa

sống” và thông tin parity:

RAID 4

RAID 5

trên các đĩa ⇒ tránh được tắc nghẽn trên đĩa parity

 D÷ liÖu ®­îc l­u tr÷ nhê c¸c hèc (pit) vµ phÇn b»ng (land)

 §äc d÷ liÖu dùa vµo sù ph¶n x¹ tia laser

Hoạt động của đĩa CD

Nh n đĩa ã Tầng bảo vệ (axit acrylic)

Tầng phản xạ (nhôm) Lớp polycarbonate (plastic)

Đĩa CD-ROM, dung lượng 682 MB

Các tiêu điểm laser trên các hốc polycarbonate ở phía trước tầng phản xạ

Axit acrylic bảo vệ

Polycarbonate Hốc

Phần bằng Nhôm

Gửi/nhận tia laser

Vận tốc đĩa CD-ROM

 Đĩa nhạc có vận tốc đơn

• Kiểu đọc: vận tốc tuyến tính không đổi (CLV -

Constant Linier Velocity)

 Các tốc độ khác là bội số, ví dụ: 48x, 52x,

Khu«n d¹ng CD-ROM

hai pha kh¸c nhau

Các bộ nhớ quang khác

 DVD

Đĩa DVD, hai mặt, hai tầng, dung lượng: 17 GB

Nguyen Thanh Tung THPT QUY H

OP I

92

Kiến trúc máy tính

Hết chương 5

Bài tập

 Bài 1: Cho IC nhớ có dung lượng 8K x 8 bit H y ã

 Bài 3: Cho IC nhớ có dung lượng 4K x 8 bit H y ã

 Bài 4: Cho IC nhớ có dung lượng 8K x 4 bit Chỉ dùng Bộ giải m 2:4, h y thiết kế modul nhớ có ã ãdung lượng 16K x 4 bit

Bài tập

 Bài 5: Cho IC nhớ có dung lượng 4K x 8 bit Chỉ dùng Bộ giải m 3: 8, h y thiết kế modul nhớ có ã ãdung lượng 8K x 8 bit

 Bài 6: Cho IC nhớ có dung lượng 2K x 8 bit Chỉ dung Bộ giải m 3:8, h y thiết kế modul nhớ có ã ãdung lượng 8K x 8 bit

 Bài 7: Cho IC nhớ có dung lượng 8K x 8 bit Chỉ dùng Bộ giải m 1:2, h y thiết kế modul nhớ có ã ãdung lượng 32K x 8bit

Bài tập

 Bài 8: Cho IC nhớ có dung lượng 8K x 8 bit Chỉ dùng Bộ giải m 1:2, h y thiết kế modul nhớ có ã ãdung lượng 64K x 32 bit

dùng Bộ giải m 2:4, h y thiết kế modul nhớ có ã ã

dung lượng 64K x 4 bit