Thiet ke IC so c4

Latch và Register  Latch tác động theo mức giữ data khi clock= low D Clk Clk Q  Register flipflop – tác động theo cạnh : giữ data khi clock= low-high... Latch và Register  Latch

THIẾT KẾ IC SỐ

Chương 4:

MẠCH TUẦN TỰ (Sequential Logic Circuit)

ThS Nguyễn Trọng Huân

2015

Mạch tuần tự

Latch và Register

 Latch (tác động theo mức)

giữ data khi clock= low

D Clk

Clk

Q

 Register (flipflop – tác động theo cạnh) : giữ data khi clock= low-high

Latch và Register

 Latch (tác động theo mức)

giữ data khi clock= low

D Clk

Clk

Q

 Register (flipflop – tác động theo cạnh) : giữ data khi clock= low-high

Giản đồ thời gian flipflop

t CLK

Register

CLK

D Q

• Dùng pass transistor

Thiết kế Latch – Pass transistor

• Dùng pass transistor

Thiết kế latch – Dùng transmission gate

Thiết kế bộ MUX

Negative latch

(dẫn data khi CLK= 0)

Positive latch (dẫn data khi CLK= 1)

CLK

1 0 D

CLK

1 D

Q

In Clk

Q Clk

Q     Q  Clk  Q  Clk  In

Thiết kế Flip-flop

Flipflop được thiết kế sử dụng 2 latch ghép nối tiếp nhau

Thiết kế Flip-flop

Enable

Thiết kế Flip-flop

Reset

Thiết kế Flip-flop

Set/Reset

Static SR Flip-Flop

Thiết kế xung clock

• Xung clock không lý tưởng: do hai xung CLK và \CLK được lấy

từ một nguồn xung, do độ trễ nên 2 clock này bị trùng lấp nhau

Thiết kế xung clock

• Giải pháp: thiết kế 2 nguồn clock độc lập không bị trùng lấp nhau

Dynamic latch

Nhược điểm:

• Khó đảm bảo được độ chính xác khi hoạt động

• Cấu trúc tương tự DRAM

• Cần phải có chu kỳ refresh

Dynamic latch – C2MOS latch

• C2MOS là cấu hình không phụ thuộc vào trạng thái của xung clock

• Hoạt động ổn định nếu xung clock bị trùng lấp

Dynamic latch – C2MOS latch

• Nguyên lý

Dynamic latch – C2MOS based

dual-edge triggered register

Dynamic latch – True Single-Phase

Clocked Register (TSPCR)

• Cấu trúc cơ bản

Dynamic latch – True Single-Phase

Clocked Register (TSPCR)

• Đưa các hàm logic vào cấu trúc mạch

Dynamic latch – True Single-Phase

Clocked Register (TSPCR)

• Cấu trúc TSPCR đơn giản

• Giảm số lượng trans

• Tuy nhiên, điện áp tại A bị suy giảm

Dynamic latch – TSPCR flipflop