Báo cáo - Thiết kế mạch số P1 docx

PHÂN TÍCH YÊU CẦU THIẾT KẾ: Thiết kế mạch đếm đồng bộ với Kđ = 16 có nghĩa là thiết kế một mạch đếm thay đổi trạng thái đếm khi có một xung đồng hồ đưa đến, mạch này có thể đếm từ 0 => 1

VIỆN ĐẠI HỌC MỞ HÀ NỘI

KHOA ĐIỆN TỬ - THÔNG TIN

BÁO CÁO

THẾT KẾ MẠCH SỐ

NHÓM 5 - LỚP K10F

GIÁO VIÊN HƯỚNG DẪN : THẦY ĐỖ ĐÌNH HƯNG

NĂM HỌC 2009 - 2010

Giáo viên hướng dẫn: Thầy Đỗ Đình Hưng

Thành viên trong nhóm 5:

1 Hà Duy Hoàng (21/12/1989)

2 Đỗ Lê Thanh (28/08/1989)

3 Phạm Văn Hoàng (10/09/1989)

4 Nguyễn Xuân Thắng (13/09/1986)

5 Nguyễn Thị Kim Thủy (14/12/1989)

6 Trần Quang Huy (05/06/1989)

BÁO CÁO MÔN HỌC THIẾT KẾ MẠCH SỐ

Đề tài: thiết kế mạch đếm đồng bộ với Kđ = 16

I PHÂN TÍCH YÊU CẦU THIẾT KẾ:

Thiết kế mạch đếm đồng bộ với Kđ = 16 có nghĩa là thiết kế một mạch đếm thay đổi trạng thái đếm khi có một xung đồng hồ đưa đến, mạch này có thể đếm từ 0 => 15 rồi lại đếm ngược trở lại, nó có chu trình đếm là 16

II SƠ ĐỒ KHỐI CỦA MẠCH:

Chức năng cơ bản của các khối:

Bộ tạo xung: tạo xung đồng bộ điều khiển có chu kỳ không đổi hoạt động của mạch

Bộ đếm đồng bộ: tạo ra các xung đếm chuyển từ 0 tới 15 sau khi nhận được một xung

đồng bộ dưới dạng mã N-BCD 8421

Bộ giải mã: chuyển mã nhận được từ mạch đếm là mã BCD sang thành một dạng mã có

thể biễu diễn được

Bộ hiển thị: nhận xung giải mã và hiển thị kết quả

Bộ tạo xung Bộ đếm đồng

bộ

Bộ giải mã địa chỉ

Bộ hiển thị

III PHÂN TÍCH CHỨC NĂNG CÁC KHỐI:

1 Sơ đồ của từng khối:

A Bộ tạo xung

Dựa vào chế độ tạo xung vuông của mạch đa hài phiếm định dùng IC NE555 ta có thể xây dựng một bộ tạo xung cho mạch đếm

Công nghệ chế tạo: TTL - transistor-transistor logic

Lí do: IC555 phổ biến và đơn giản

Chức năng : tạo xung vuông để cấp cho mạch đếm

Sơ đồ chân:

Chân 1: (GND) - chân

nối mass

cho nối GND để lấy dòng cấp cho IC hay chân còn gọi là chân chung

Chân 2 : (Trigger) đầu vào kích khởi dùng để đặt xung kích thích bên ngoài khi

mạch làm việc ở chế độ đa hài đơn ổn

Đây là chân đầu vào thấp hơn điện áp so sánh và được dùng như 1 chân chốt hay ngõ vào của 1 tần so áp.Mạch so sánh ở đây dùng các transitor PNP với mức điện áp chuẩn là 2/3Vcc

Chân 3: (Output) - Ngõ

ra Chân này là chân dùng để lấy tín hiệu ra logic Trạng thái của tín hiệu ra được xác định theo mức 0 và 1 1 ở đây là mức cao

nó tương ứng với gần bằng Vcc nếu (PWM=100%) và mức 0 tương đương với 0V nhưng mà trong thực tế mức 0 này ko được 0V mà nó trong khoảng từ (0.35 ->0.75V)

Chân 4: (Reset) - Chân

xóa

, nó có thể điều khiển xóa điện áp đầu ra khi điện áp đặt vào chân này từ 0.7 V trở xuống (mức thấp)

Dùng lập định mức trạng thái ra Khi chân số 4 nối masse thì ngõ ra ở mức thấp Còn khi chân 4 nối vào mức áp cao thì trạng thái ngõ ra tùy theo mức áp trên chân 2 và 6.Nhưng mà trong mạch để tạo được dao động thường hay nối chân này lên VCC

Chân 5: (Control

Voltage) - Chân điện áp

điều khiển

dùng làm thay đổi mức áp chuẩn trong IC Tuy nhiên trong các mạch ứng dụng chân số 5 nối mass qua 1 tụ từ 10nF > 100nF tác dụng lọc bỏ nhiễu cho mức áp chuẩn ổn định

Chân 6: (Threshold) –

Điện áp ngƣỡng

là một trong những chân đầu vào so sánh điện áp khác và cũng được dùng như 1 chân chốt

Chân 7: (Discharge) –

Chân phóng điện

có thể xem chân này như 1 khóa điện tử và chịu điều khiển bỡi tầng logic của chân 3 Khi chân 3 ở mức áp thấp thì khóa này đóng lại.ngược lại thì nó mở ra Chân 7 tự nạp xả điện cho 1 mạch R-C lúc IC 555 dùng như 1 tầng dao động

Chân 8: (Vcc) Cấp nguồn nuôi cho IC Nguồn nuôi cấp cho IC khoản từ

+5V > +15V , tối đa là = +18V

Đóng vỏ ICNE555

Cấu tạo bên trong & Nguyên lý hoạt động :

Nguyên tác họat động:

Chân ngương (threshold) số 6 được nối với chân nảy (trigger) số 2 ,nên hai chân này có cùng điện áp là điện áp trên tụ C1, để so sánh với điện áp chuẩn 2/3 Vcc và 1/3 Vcc bởi OP-AMP(1) và OP-AMP (2) Chân 5 có tụ nhỏ 0.01 µF nối mass để lọc nhiểu tần số cao

có thể làm ảnh hưởng điện áp chuẩn 2/3 Vcc

Khi cấp điện cho mạch:

-Giai đọan 1 : điên áp trên tu nhỏ hon 1/3 Vcc nên OP-AMP (1) ngõ ra mức 0, OP-AMP (2) ngõ ra ở mức 1 Mạch Flipflop được kích , ngõ ra mức 0 ở chân Q- qua cổng "not" chân OUTPUT (3) ra ở mức 1 Transistor T1 không được kích nên ngưng dẩn, điên áp trên tụ C1 được tiếp tực nap

-Giai đọan 2 : sau khoang thời gian tụ C1 được nạp qua điện trở R1 và R2, điện áp trên tang lên lớn hơn 1/3 Vcc OP-AMP (2) có ngõ ra mức 0 ,OP-AMP (1) ngõ ra tiếp tục giử mức 0 Mach Flipflop giử trang thái mức 1 như ban đầu, chân OUTPUT(3) mức 1 Transistor T1 không được kích nên ngưng dẩn Tự C1 tiếp tục dược nap

-Giai đọan 3 : tụ C1 được nạp điện áp lớn hơn 2/3 Vcc , lúc nay OP-AMP(1) có ngõ ra ở mức 1.Chận reset của mạch Flipflop được kích ,nên Q- ở mức 1, chân OUTPUT lức này trở về mức 0.Trasistor T1 được Q- kích nên dẩn, tụ C1 bắt đầu xả qua điện trở R2 vào chân 7 của IC 555 rồi xuống mass

Bảng chân trị Flipflop

-Giai đọan 4: tụ C1 xả điện áp và nhỏ hơn 2/3 Vcc , AMP (1) có ngõ ra bằng 0, OP-AMP (2) có ngõ ra mức 0, mạch Flipflop giử nguyên trang thái mức 1, ngõ ra vẩn ở mức không Transistor T1 tiêp tưc dẩn ,tụ C1 tiếp tụ xả qua R2

-Giai đọan 5: tụ C1 xả điện áp đến lức nhỏ hon 1/3Vcc, lúc này OP-AMP(2) có ngõ ra mức 1, OP-AMP (1) có ngõ ra bằng 0, nên mạch Flipflop được set lên mức 1.Chân Q- ra mức 0 ,OUTPUT ra mức 1.Transistor ngưng dẫn, tụ C1 bắt đầu nạp và quai lai giai đọan

1

Tần số dãy xung đầu ra:

Thời gian tồn tại xung T1 (độ rộng xung) phụ thuộc vào tốc độ nạp của tụ C từ nguồn cung câp, nghĩa là tỷ lệ với hằng số thời gian nạp τn = (R1 + R2).C1 ta có:

T1 = (R1+R2)ln2

Thời gian không có xung T2 (thời gian nghỉ) phụ thuộc vào sự phóng điện của tụ C qua chân phóng điện số 7, nghĩz là tỉ lệ với hằng số thời gian τp = R2C và:

T2 = R2ln2

Vậy tần số của dãy xung ở đầu ra:

ln 2( 2 ) ( 2 )

f

T T T R R C R R C

R1 = 10kΩ

R2 = 10kΩ

C1= 47μF



1

R  R C  k  k F 



 Cứ 1s sẽ có một xung điều khiển đến bộ phận đếm

B Bộ Phận Đếm

Trong kỹ thuật số có vi mạch đếm đồng bộ phổ biến được sử dụng là 74ls90 vì nó là vi mạch đếm module 10 vi mạch này có thể đếm từ 0 => 9

Công nghệ chế tạo : TTL

Đóng vỏ IC7490

Sơ đồ chân:

STT Tên Chân – Kí hiệu Chức năng

1 CP1 (input B) Chân đầu vào đưa xung đồng hồ vào các flip flop

B, C, D

2 MR1 (R01) Một trong hai chân Reset, thiết lập chế độ làm

việc của IC

3 MR2 (R02) Một trong hai chân Reset, thiết lập chế độ làm

việc của IC

4 NC No Connection – Không sử dụng chân này

5 Vcc Nguồn cung cấp : Nguồn một chiều +5V

6 MS1 (R91) Một trong hai chân Set, thiết lập chế độ làm việc

của IC

7 MS1 (R92) Một trong hai chân Set, thiết lập chế độ làm việc

của IC

8 Q2 (QC) Một trong bốn chân đầu ra của IC

9 Q1 (QB) Một trong bốn chân đầu ra của IC

11 Q3 (QD) Một trong bốn chân đầu ra của IC

12 Q0 (QA) Một trong bốn chân đầu ra của IC

13 NC No Connection – Không sử dụng chân này

14 CP0 (input A) Chân đầu vào đưa xung đồng hồ vào flip flop A

(flip flop đầu tiên)

Nhận xét: IC74LS90 có thể chia làm 2 phần:

 Các chân thực hiện nhiệm vụ đếm :

 Đầu vào: các chân CLK gồm CP1 (input B); CP0 (input A); Vcc

 Đầu ra: Q0 (QA); Q1 (QB); Q2 (QC); Q3 (QD)

 Các chân thiết lập chế độ làm việc của IC74LS90:

 Đầu vào: MR1 (R01); MR2 (R02); MS1 (R91); MS1 (R92)

 Đầu ra: Q0 (QA); Q1 (QB); Q2 (QC); Q3 (QD)

 Các chân thực hiện nhiệm vụ đếm:

Cấu tạo bên trong và nguyên lý hoạt động:

Qn => Qn+1 J K

0 => 0 0 X

0 => 1 1 X

1 => 0 X 1

1 => 1 X 0

Bảng trạng thái bộ đếm:

Số xung đếm Kết quả đầu ra Trạng thái bộ

đếm

QA (12) QB (9) QC (8) QD (11)

Trạng thái hiện tại Trạng thái tiếp theo Đầu vào kích thích FF

n

D

C

B

A

D

Q  n 1

C

Q  n 1

B

Q  n 1

A

Q  JD KD JC KC JB KB JA KA

0 0 0 0 0 0 0 1 0 X 0 X 0 X 1 X

0 0 0 1 0 0 1 0 0 X 0 X 1 X X 1

0 0 1 0 0 0 1 1 0 X 0 X X 0 1 X

0 0 1 1 0 1 0 0 0 X 1 X X 1 X 1

0 1 0 0 0 1 0 1 0 X X 0 0 X 1 X

0 1 0 1 0 1 1 0 0 X X 0 1 X X 1

0 1 1 0 0 1 1 1 0 X X 0 X 0 1 X

0 1 1 1 1 0 0 0 1 X X 1 X 1 X 1

1 0 0 0 1 0 0 1 X 0 0 X 0 X 1 X

1 0 0 1 0 0 0 0 X 1 0 X 0 X X 1

Dựa vào bảng trên thực hiện tối thiểu hóa ta được kết quả như sau:

KA = JA = 1