1. Trang chủ
  2. » Luận Văn - Báo Cáo

THIẾT kế hệ VI xử lý 8 BIT

20 631 0

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 20
Dung lượng 2,42 MB

Các công cụ chuyển đổi và chỉnh sửa cho tài liệu này

Nội dung

Môn học Kỹ thuật vi xử lý đợc đa vào giảng dạy ở Bộ môn Tự động hoá XNCN nhằm cung cấp cho sinh viên những khái niệm chủ yếu về một hệ vi xử lý : cấu trúc và nguyên tắc hoạt động của một

Trang 1

1/ Bộ vi xử lý.

2/ Bộ nhớ chơng trình ROM : 8KB từ địa chỉ 0000H.

3/ Bộ nhớ dữ liệu RAM : 4KB địa chỉ tuỳ chọn.

4/ Một cổng vào tơng tự 8 kênh nhận tín hiệu đo nhiệt độ 010V tơng ứng

với nhiệt độ 0oC 100oC, các cổng vào ra số và các mạch điều khiển

Phần mềm

1/ Tín hiệu cho phép chạy và dừng chơng trình, tín hiệu dừng khẩn cấp.

2/ Đọc tín hiệu đo nhiệt độ từ 2 cổng vào tơng tự và lu giữ vào hai vùng nhớ tơng

ứng của RAM

3/ Sau mỗi lần đọc, tính giá trị trung bình cộng của nhiệt độ và gửi ra cổng hiển

thị bằng LED

4/ So sánh nhiệt độ của từng kênh với giá trị nhiệt độ trung bình Nếu giá trị nhỏ

hơn hay lớn hơn giá trị cho phép cho trớc thì gửi tín hiệu báo động cao hoặc thấp

t-ơng ứng với kênh đó Giá trị cho phép này đặt trong một ô nhớ của RAM

5/ Chơng trình dừng lại và báo động bằng còi khi xảy ra một trong các trờng hợp

sau:

 Có ít nhất 4 kênh đo vợt quá hoặc nhỏ hơn giá trị cho phép so với giá trị trung bình

 Giá trị nhiệt độ trung bình lớn hơn hoặc nhỏ hơn giá trị giới hạn MAX và MIN tơng ứng Các giá trị MAX và MIN đợc đặt trong 2 ô nhớ của RAM

Quá trình thiết kế

1/ Chọn bộ vi xử lý (8085, 8051 ) Thiết kế sơ bộ dạng sơ đồ khối.

2/ Thiết kế bộ nhớ, cổng vào ra bằng 8255, mạch giải mã, mạch chốt, ADC Xác

định địa chỉ cho các tín hiệu vào/ra, lập bản đồ bộ nhớ

3/ Chọn linh kiện, nghiên cứu và chọn chế độ làm việc của linh kiện phù hợp với

yêu cầu (logic hoặc vật lý) cho thiết kế ở bớc 2

4/ Thiết kế sơ đồ chi tiết cho hệ.

5/ Xây dựng phần mềm trên cơ sở sơ đồ đã thiết kế ở phần 4:

 Xây dựng lu đồ chơng trình

 xây dựng cầu trúc chơng trình

 Soạn thảo chơng trình bằng mã ngữ của bộ vi xử lý đã chọn

Mở đầu

Trong những thập niên của cuối thế kỷ 20 ,kỹ thuật đIện tử đã liên tục có nnhững tiến bộ vợt bậc ,đặc biệt là trong lĩnh vực chế tạo vi mạch đIện tử Sự ra đời và phát triển nhanh chóng của kỹ thuật vi xử lý đã tạo ra một bớc ngoặt quan trọng trong

sự phát triển của khoa học tính toán và xử lý thông tin , tác động tích cực và ngày càng rộng khắp vào mọi lĩnh vực của hoạt động sản xuất

Nhận thức đợc vai trò quan trọng của kỹ thuật tiến bộ này, trong những năm qua, nhiều viện nghiên cứu, các trờng đại học và các công ty, xí nghiệp ở nớc ta đã tích cực tìm hiểu, học tập, ứng dụng kỹ thuật vi xử lý Những kết quả đạt đợc bớc đầu

Trang 2

đã khẳng định sự cần thiết phải phát triển nhanh hơn nữa việc học tập và sử dụng

kỹ thuật này vào việc giải quyết các nhu cầu xử lý thông tin trong các lĩnh vực khác nhau

Để việc học tập và ứng dụng kỹ thuật vi xử lý đạt hiệu quả hơn, gần đây nhiều tr -ờng đại học đã đa vào chơng trình giảng dạy môn học kỹ thuật vi xử lý với nội dung và yêu cầu của môn học ngày càng đợc bổ sung Đến bây giờ việc thiết kế hoàn chỉnh một hệ vi xử lý là yêu cầu không khó đối với những ngời học tập và làm việc với vi xử lý

Môn học Kỹ thuật vi xử lý đợc đa vào giảng dạy ở Bộ môn Tự động hoá XNCN

nhằm cung cấp cho sinh viên những khái niệm chủ yếu về một hệ vi xử lý : cấu trúc và nguyên tắc hoạt động của một hệ vi xử lý gồm CPU cùng các mạch phụ trợ, tập lệnh của bộ vi xử lý ,cách lập trình bằng hợp ngữ ,các phơng thức điều khiển việc vào ra dữ liệu trong hệ vi xử lý và cuối cùng là cách thực hiện một số phối ghép cơ bản trong hệ vi xử lý

Theo yêu cầu của môn học mỗi sinh viên đều phải thực hiện một bài tập dài nh là một bản thiết kế hệ vi xử lý ứng dụng trong đo lờng ,điều khiển Nội dung thiết kế

trong bài tập dài này là Thiết kế hệ vi xử lý để đo và điều khiển quá trình nhiệt

Bản thiết kế hệ vi xử lý sau đây gồm 3 chơng :

 Chơng 1 : Chọn bộ vi xử lý

 Chơng 2 : Thiết kế các ghép nối

 Chơng 3 : Thiết kế Phần mềm thực hiện

Trong quá trình thiết kế, nhờ sự giúp đỡ của các thầy giáo, cô giáo trong Bộ môn

Tự động hoá XNCN, các bạn sinh viên khác cộng với sự nỗ lực của bản thân mà bài tập dài này đã hoàn thành Tuy nhiên, do thời gian tơng đối ngắn và trình độ chuyên môn còn hạn chế nên bài tập không tránh khỏi thiếu sót Em mong nhận

đ-ợc sự góp ý của các thầy cô giáo và các bạn để bài tập này đđ-ợc hoàn thiện hơn

Sinh viên thực hiện : Nguyễn Quang Huy

Chơng 1: Chọn bộ vi xử lý

I.1.Giới thiệu.

Vào năm 1971 tập đoàn Intel đã giới thiệu 8085, bộ vi xử lý (micro-processor) thành công đầu tiên Sau đó vào năm 1976 Intel tiếp tục giới thiệu bộ vi điều khiển (micro-controller) 8748, một chip tơng tự nh các bộ vi xử lý và là chíp đầu tiên trong họ vi điều khiển MCS-48 IC này và các IC khác tiếp theo của họ MCS-48 đã nhanh chóng trở thành chuẩn công nghiệp trong các ứng dụng hớng điều khiển (controller – oriented – application) Việc thay thế các thành phần cơ điện trong trong các sản phẩm nh máy giặt và các bộ điều khiển đèn giao thông là một ứng dụng phổ biến ban đầu Các sản phẩm khác mà trong đó bộ vi điều khiển đợc tìm thấy bao gồm xe ô tô, thiết bị công nghiệp, các sản phẩm tiêu dùng và các ngoại vi của máy tính Độ phức tạp kích thớc và khả năng của các bộ vi điều khiển đợc tăng thêm một bậc quan trọng vào năm1980 khi Intel công bố chip 8051, bộ vi điều khiển đầu tiên của họ vi điều khiển MCS-51 So với 8048 chíp 8051 chứa trên

60000 Transistor bao gồm 4K byte ROM,128 byte RAM, 32 đờng xuất nhập,1 port nối tiếp và 2 bộ định thời 16 – bit – một số lợng mạch đáng chú ý trong một IC

đơn Các thành viên mới đợc thêm vào cho họ MCS –51 và các biến thể ngày nay

Trang 3

Họ vi điều khiển 8051 là một trong những bộ vi điều khiển 8-bit mạnh và linh hoạt nhất, đã trở thành bộ vi điều khiển hàng đầu trong những năm gần đây

Hệ vi xử lý theo định nghĩa là một hệ thống số làm việc theo chơng trình đợc lu giữ trong bộ nhớ, liên lạc với thế giới bên ngoài qua các cổng vào ra Cấu trúc phần cứng của hệ vi xử lý điển hình đợc mô tả trên sơ đồ khối dới đây

Bộ vi xử lý là các CPU đơn chip Sự khác nhau giữa bộ vi điều khiển và bộ vi xử

lý thể hiện qua 3 phối cảnh : cấu trúc phần cứng, các ứng dụng và các đặc trng của

tập lệnh

Cấu trúc phần cứng

Trong khi bộ vi xử lý là một CPU đơn chip, một bộ vi điều khiển là một vi mạch

đơn chứa bên trong một CPU và các mạch khác tạo nên một hệ máy vi tính đầy đủ Ngoài CPU, các bộ vi điều khiển còn chứa bên trong chúng các RAM, ROM, mạch giao tiếp nối tiếp, mạch giao tiếp song song, bộ định thời và các mạch điều khiển ngắt, tất cả hiện diện bên trong một vi mạch Dĩ nhiên dung lợng của RAM ở trong chip không thể bằng với dung lợng RAM ở các máy vi tính nh ta sẽ khảo sát sau, điều này không phải là một hạn chế vì các bộ vi điều khiển đợc thiết kế với dự

định dành cho những ứng dụng hoàn toàn khác

Một đặc trng quan trọng của bộ vi điều khiển là hệ thống ngắt đợc thiết kế bên trong chip Cũng nh các thiết bị hớng điều khiển, các bộ vi điều khiển đáp ứng với các tác động bên ngoài (các ngắt) theo thời gian thực Chúng phải thực hiện việc chuyển đổi ngữ cảnh rất nhanh theo một quá trình trong khi đang thực hiện một quá trình khác theo yêu cầu của một sự kiện Dĩ nhiên hầu hết các bộ vi xử lý đều

có khả năng hiện thực các sơ đồ ngắt nhng phải sử dụng các thành phần bên ngoài trong khi đó mạch bên trong của các chip vi điều khiển bao gồm các mạch quản lý ngắt cần thiết

Các bộ vi xử lý hầu hết đợc dùng làm các CPU trong các hệ máy vi tính trong khi các bộ vi điều khiển đợc tìm thấy trong các thiết kế nhỏ với các thành phần thêm vào tối thiểu nhằm thực hiện các hoạt động hớng điều khiển Trong quá khứ, các thiết kế nh vậy yêu cầu hàng chục hoặc thậm chí hàng trăm vi mạch số Bộ vi

điều khiển giúp ta giảm thiểu số lợng tổng thể các thành phần Tất cả chỉ cần một

bộ vi điều khiển, một số ít các thành phần hỗ trợ và một chơng trình điều khiển chứa trong ROM Các bộ vi điều khiển thích hợp với các ứng dụng điều khiển thiết

bị xuất nhập trong các thiết kế yêu cầu số thành phần tối thiểu, trong khi đó các bộ

vi xử lý thích hợp với các ứng dụng xử lý thông tin trong các hệ máy tính

Trang 4

Các đặc trng tập lệnh

với các tập lệnh của chúng so với các bộ vi xử lý Các tập lệnh của các bộ vi xử lý bao gồm các lệnh xử lý bao quát nên chúng mạnh về các kiểu định địa chỉ với các lệnh cung cấp các hoạt động trên các lợng dữ liệu lớn Các lệnh của chúng có thể hoạt động trên các 1/2 byte, byte, từ, từ kép Các kiểu định địa chỉ cung cấp khả năng truy xuất các dãy dữ liệu lớn bằng cách sử dụng các con trỏ địa chỉ và các offset Các kiểu tăng và giảm tự động làm đơn giản hoá các bớc thực thi trên các dãy dữ liệu ở các giới hạn byte, từ và từ kép Các lệnh đặc quyền không thể thựcthi

trong các chơng trình của ngời sử dụng và việc liệt kê còn tiếp tục nữa nếu ta muốn

Các bộ vi điều khiển có các tập lệnh cung cấp các điều khiển xuất nhập Mạch giao tiếp cho nhiều ngõ nhập và ngõ xuất chỉ xử dụng một bit Thí dụ một động cơ

có thể đợc điều khiển chạy hoặc dừng bằng cách cung cấp tín hiệu điều khiển từ một port 1 bit Các bộ vi điều khiển có các lệnh set và xoá các bit đơn và thực thi các thao tác hớng bit nh là AND, OR, XOR, nhảy nếu bit đợc set hoặc đợc xoá, v.v…

Đặc trng mạnh này hiếm thấy trong các bộ vi xử lý thờng đợc thiết kế để hoạt

động trên các byte hoặc các đơn vị dữ liệu lớn hơn

Trong các thiết bị điều khiển và kiểm tra, các bộ vi điều khiển có các mạch bên trong và các lệnh dành cho các thao tác xuất nhập, định thời sự kiện, cho phép và thiết lập các mức u tiên cho các ngắt đợc tạo ra từ các bởi các kích thích bên ngoài Các bộ vi xử lý thờng yêu cầu thêm các mạch phụ (các IC giao tiếp nối tiếp, các IC

định thời, các IC điều khiển ngắt …) để thực hiện cùng các thao tác Tuy nhiên khả năng xử lý của các bộ vi điều khiển không bao giờ tiếp cận đợc với khả năng xử lý của một bộ vi xử lý do một lợng lớn IC cần đợc cung cấp cho các chức năng trên chip, điều này trả giá cho khả năng xử lý

Do kết cấu phần cứng bên trong các

bộ vi điều khiển, các lệnh phải thật cô

đọng và hầu hết phải đợc thực thi trên

từng byte Một tiêu chuẩn thiết kế là

ch-ơng trình điều khiển cần phải đặt vừa

trong ROM nội vì việc thêm ROM bên

ngoài sẽ làm tăng giá thành thiết kế trên

bộ vi điều khiển Một sơ đồ mã hoá chặt

chẽ luôn luôn cần thiết cho tập lệnh Đặc

trng này hiếm thấy ở các bộ vi xử lý; các

kiểu định địa chỉ mạnh của chúng làm

cho việc mã hoá các lệnh ít chặt chẽ hơn

Từ các phân tích ở trên kết hợp với

yêu cầu thiết kế ROM 8K byte em quyết

định chọn bộ vi điều khiển 8052 thuộc họ

MCS-51 để dùng cho thiết kế Sơ đồ chân

của chip 8052 nh hình bên

I.2 thiết kế sơ đồ khối

Hệ vi xử lý đợc thiết kế có nhiệm vụ

đo, hiển thị, cảnh báo quá trình nhiệt Các

thành phần của hệ nh sau :

 Bộ vi điều khiển

 Khối bộ nhớ

 Khối chuyển đổi tơng tự – số

Trang 5

 Khối hiển thị, đa ra các thông tin cảnh báo.

 Khối ghép nối tín hiệu

Sơ đồ khối sơ bộ của hệ vi xử lý nh sau:

Hình 1.3 : Sơ đồ khối của hệ vi xử lý đợc thiết kế

Chơng 2 : Thiết kế các ghép nối

2.1 Thiết kế bộ nhớ.

Dung lợng bộ nhớ yêu cầu :

 Bộ nhớ chơng trình ROM : 8KB có địa chỉ từ 0000H

 Bộ nhớ dữ liệu RAM : 4KB (địa chỉ tuỳ chọn)

Bộ nhớ chơng trình : Do yêu cầu thiết kế bộ nhớ ROM có dung lợng 8KB nên ta chọn bộ vi điều khiển 8052 có 8K byte ROM, địa chỉ bắt đầu chơng trình từ 0000H Việc tìm đọc chơng trình hoàn toàn ở ROM trong nên chân EA / VPcủa

8052 đợc nối với nguồn +5V

Bộ nhớ dữ liệu : Chọn vi mạch nhớ HC32C23 có dung lợng 4KB Chip

HC32C23 là một vi mạch nhớ đọc / ghi loại TTL, thoả mãn yêu cầu đặt ra về dung lợng nhớ dữ liệu Bộ nhớ RAM đợc thiết kế có địa chỉ ( tự chọn ) bắt đầu từ 0000H nên tín hiệu chọn chip đa vào chân CE lấy từ chân ra Y0 của vi mạch giải mã 74LS138 Các chân tín hiệu OE, WE lần lợt đợc nối với các tín hiệu điều khiển

RD và WR của hệ thống

Trang 6

Hình 2.1 : Ghép nối HC32C23 với hệ vi xử lý

2.2 Ghép nối bộ biến đổi tơng tự - số

Thiết bị thu thập dữ liệu (DAD) ADC0809 thực hiện trên một chip đơn hầu hết các thiết bị thu thập dữ liệu chuẩn Nó chứa một bộ biến đổi tơng tự-số 8 bit, 8-bộ dồn kênh có chốt địa chỉ đầu vào, và đợc kết hợp với mạch logic điều khiển Nó cũng cung cấp toàn bộ chức năng logic để giao tiếp với nhiều bộ vi xử lý Nó đơc chế tạo theo công nghệ CMOS Công nghệ này đặc biệt phù hợp với các ứng dụng mà chức năng tơng tự và số đợc thực hiện trên cùng một chip Sơ đồ khối các chức năng của ADC0809 nh sau:

Hình 2.2 : Sơ đồ khối chức năng của ADC0809

Thiết kế của ADC0809 đã đợc tối u nhờ vào việc sử dụng các mặt mạnh của các

kỹ thuật chuyển đổi A/D khác nhau ADC0809 có tốc độ và độ chính xác cao, ổn

định, tiêu tốn ít năng lợng, ít chịu ảnh hởng của nhiệt độ Những đặc điểm này cho phép ADC0809 phù hợp với các ứng dụng từ điều khiển máy móc, điều khiển quá trình tới các ứng dụng trong công nghiệp ôtô và các đồ gia dụng

 Đầu ra là bộ đệm 3 trạng thái

 Giải tín hiệu vào tơng tự là 5V khi nguồn nuôi là +5V

 Không đòi hỏi điều chỉnh “0”

 Thời gian biến đổi là 100s

 Đảm bảo sai số tuyến tính trong dải nhiệt độ -4085oC

Việc ghép ADC0809 với hệ VXL đợc thể hiện trên hình 2.4 Các kênh vào

analog đợc nối với các đầu vào tơng ứng của ADC Mỗi kênh có địa chỉ riêng từ 000H đến 111H do tổ hợp 3 bit ABC quy định Các chân ABC của ADC0809 đợc nối với các dây địa chỉ A0A1A2 của hệ VXL

Trang 7

Hình 2.3 : Bảng chân lý thực hiện chọn kênh của ADC0809

ứng với địa chỉ này dùng để chọn chip Tín hiệu CS2 từ chân Y2 của bộ giải mã kết hợp với tín hiệu WR của hệ thống bằng mạch NOR đợc đa tới chân ALE để chốt địa chỉ của kênh hiện tại có địa chỉ ứng với 3 chân ABC (hình vẽ) Chân vào Start dùng để bắt đầu quá trình biến đổi Sau khi biến đổi xong, ADC0809 dùng tín hiệu EOC để báo cho hệ VXL kết thúc quá trình chuyển đổi tơng tự - số Tín hiệu EOC đợc nối trực tiếp tới đầu vào ngắt INT0, mỗi khi biến đổi xong thì dữ liệu đợc xuất ra DataBus

Sơ đồ nối chân của chip ADC0809 đợc vẽ nh hình dới đây:

Hình 2.4 : Ghép nối ADC0809 với hệ vi xử lý 2.3 Ghép nối mạch giải mã

Khi ta muốn có nhiều đầu ra chọn vỏ từ bộ giải mã mà vẫn dùng các mạch logic

đơn giản thì thiết kế trở nên cồng kềnh do số lợng các mạch cửa tăng lên Các vi mạch trong hệ vi xử lý đòi hỏi có địa chỉ khác nhau Trong trờng hợp nh vậy việc

địa chỉ hoá các vi mạch này đợc thực hiện thông qua vi mạch giải mã địa chỉ 74LS138 – mạch giải mã 3-8 Vi mạch đợc chế tạo theo công nghệ TTL

Trang 8

0 1 0 0 0 1 1 1 0 1 1 1 1 1

Hình 2.5 : Bảng chân lý của 74LS138

Ta sử dụng 3 đờng địa chỉ cao nối với 3 chân vào của 74LS138 để chọn các khối

địa chỉ trong bộ nhớ Dùng vi mạch giải mã thì 3 chân này sẽ tạo ra 8 tín hiệu chọn chip Các chân chọn chip E1 và E2 đợc nối với đất, chân chọn chip E3 đợc nối với nguồn 5V

Hình 2.6 : Ghép nối 74138 với hệ vi xử lý 2.4 Ghép nối mạch chốt địa chỉ

Bộ vi điều khiển 8052 có 8 đờng địa chỉ thấp và 8 đờng dữ liệu trùng nhau do vậy cần thiết phải có bộ chốt địa chỉ Vi mạch sử dụng ở đây là 74LS373, đợc chế tạo theo công nghệ TTL Dữ liệu ở các chân đầu vào sẽ đợc chốt lại mỗi khi có tín hiệu chốt địa chỉ ALE từ hệ thống đa vào chân LE của chip 74LS373 Chân OE

đ-ợc nối thẳng với đất do vậy phần bus dữ liệu đđ-ợc chốt luôn xuất hiện ở đầu ra của

vi mạch chốt khi có xung chốt địa chỉ ALE

2.5 ghép nối bộ hiển thị 7 thanh

điều khiển đèn LED ở chế độ hiển thị tĩnh, khá đơn giản về kết cấu nh ng tốn năng lợng vì cần dòng liên tục đi qua để thắp sáng LED ở đây ta dùng vi mạch MC14547 là một bộ giải mã số BCD sang dạng 7 thanh, điều khiển việc hiển thị

Vi mạch này có chân BI đợc nối đất dùng để điều khiển việc đóng mở các đèn

Trang 9

LED Dữ liệu hiển thị sau khi đợc xử lý BCD sẽ đợc đa ra bộ đệm ra của PPI8255A

và đa vào MC14547B

Hình 2.8 : Ghép nối MC14547 với hệ vi xử lý

Hình 2.9 : Bảng chân lý của MC14547

2.6 ghép nối cổng vào ra bằng PPI 8255A

Mạch 8255A thờng đợc gọi là mạch phối ghép vào/ra lập trình đợc Do khả năng mềm dẻo trong các ứng dụng thực tế nó là mạch phối ghép đợc dùng rất phổ biến cho các hệ vi xử lý 8-16 bit Sơ đồ khối chức năng của nó thể hiện trên hình sau :

Trang 10

Hình 2.10 : Sơ đồ các khối chức năng của PPI8255A

PPI8255A có 24 chân 2 hớng chia thành 2 nhóm ( nhóm A và nhóm B ) ,mỗi nhóm12 chân và đợc vận hành trong 3 mode chính:

 MODE 0 : mỗi nhóm 12 chân vào/ra có thể đợc lập trình thành các group 4 chân 2 hớng

 MODE 1 : mỗi nhóm có thể đợc lập trình với 8 đầu vào hoặc ra, trong 4 chân còn lại thì 3 chân đợc dùng để bắt tay

 MODE 2 : mode này dùng 8 chân cho bus định hớng 2 chiều và 5 chân (trong đó có 1 chân mợn từ nhóm khác) dùng để bắt tay

Chân Reset của PPI8255 đợc nối với tín hiệu Reset chung của toàn hệ Các chân tín hiệu đọc RD và ghi WR lần lợt đợc nối với các tín hiệu điều khiển RD và

WR của hệ thống Tín hiệu chọn chip CS đợc nối với tín hiệu chọn thiết bị Vi mạch PPI8255 ta chọn địa chỉ trong hệ là 2000H, do vậy tín hiệu chọn chip CS

của vi mạch 8255 đợc nối với chân Y1 (CS1) của mạch giải mã 74LS138 Hai chân A0 và A1 là hai chân dùng để chọn các thanh ghi nội của chip 8255, chúng

đ-ợc nối lần lợt với với các chân địa chỉ A0 và A1 của hệ thống

Hình 2.11 : Chọn các thanh ghi trong PPI8255A

Một cách phổ biến Mode hoạt động của PPI8255 đợc chọn là mode 0, các cổng

của PPI8255 đều là các cổng vào/ra 2 hớng lập trình đợc Cổng A của PPI 8255A

đợc nối với đầu ra 8 bit của ADC0809

Hình 2.12 : Ghép nối PPI8255A với hệ vi xử lý

Ngày đăng: 23/06/2016, 18:22

HÌNH ẢNH LIÊN QUAN

Sơ đồ khối sơ bộ của hệ vi xử lý nh sau: - THIẾT kế hệ VI xử lý 8 BIT
Sơ đồ kh ối sơ bộ của hệ vi xử lý nh sau: (Trang 5)
Hình 2.3 : Bảng chân lý thực hiện chọn kênh của ADC0809 - THIẾT kế hệ VI xử lý 8 BIT
Hình 2.3 Bảng chân lý thực hiện chọn kênh của ADC0809 (Trang 7)
Hình 2.5 : Bảng chân lý của 74LS138 - THIẾT kế hệ VI xử lý 8 BIT
Hình 2.5 Bảng chân lý của 74LS138 (Trang 8)
Hình 2.6 : Ghép nối 74138 với hệ vi xử lý - THIẾT kế hệ VI xử lý 8 BIT
Hình 2.6 Ghép nối 74138 với hệ vi xử lý (Trang 8)
Hình 2.8 : Ghép nối MC14547 với hệ vi xử lý - THIẾT kế hệ VI xử lý 8 BIT
Hình 2.8 Ghép nối MC14547 với hệ vi xử lý (Trang 9)
Hình 2.9 : Bảng chân lý của MC14547 - THIẾT kế hệ VI xử lý 8 BIT
Hình 2.9 Bảng chân lý của MC14547 (Trang 9)
Hình 2.11 : Chọn các thanh ghi trong  PPI8255A - THIẾT kế hệ VI xử lý 8 BIT
Hình 2.11 Chọn các thanh ghi trong PPI8255A (Trang 10)
Hình 2.10 : Sơ đồ các khối chức năng của PPI8255A - THIẾT kế hệ VI xử lý 8 BIT
Hình 2.10 Sơ đồ các khối chức năng của PPI8255A (Trang 10)

TỪ KHÓA LIÊN QUAN

w