THIẾT kế hệ VI xử lý 8 BIT dể đo NHIỆT độ

Ngợc lại với một phần cứng tối thiểu lại yêu cầu một chơng trình phầnmềm phức tạp hơn, hoàn thiện hơn; nhng lại cho phép bảo trì hệ thống dễdàng hơn cũng nh việc phát triển tính năng của

Trờng đại học bách khoa hà nội

Giáo viên hớng dẫn : nguyễn văn khang

Sinh viên thực hiện : Nguyễn Danh Tuấn

Lớp : TĐH2 - K45

Hà Nội 6 - 2004

Đề tàI THIếT Kế Hệ VI Xử Lý 8 BIT

Phần cứng :

1 Bộ vi xử lý 8 bit (8085, 8051 .)

2 Bộ nhớ chơng trình ROM : 8KB từ địa chỉ 0000H

3 Bộ nhớ dữ liệu RAM 8KB có địa chỉ tuỳ chọn

4 Cổng vào tơng tự 8 kênh nhận tín hiệu nhiệt độ từ 0 – 10Vtơng ứng vớinhiệt độ từ 0 – 1000C

Phần mềm :

1 Tín hiệu cho phép chạy và dừng chơng trình.Tín hiệu dừng khẩn cấp

2 Đọc tín hiệu đo từ 8 kênh lu trữ trong vùng nhớ RAM

3 Sau mỗi lần đọc tính giá trị trung bình của nhiệt độ và gửi kết quả ra cổnghiển thị bằng LED

4 So sánh nhiệt độ trung bình với từng kênh Nếu cao hơn hoặc thấp hơn gửitín hiệu báo ra từng kênh tơng ứng Giá trị cho phép này đặt tại một ô nhớcủa RAM

5 Chơng trinh dừng lại báo động bằng còi nếu xảy ra một số điều kiện sau:

- Giá trị trung bình < hoặc > giá trị min hoặc max tơng ứng cho trớc.Cácgiá trị max & min này đợc đặt ở trong 2 ô nhớ RAM

- Có 4 kênh đo vợt quá hoặc nhỏ hơn giá trị giới hạn cho phép so với giá trịtrung bình

Chơng I

định hớng thiết kế

Thiết kế một hệ vi xử lý bao gồm cả việc thiết kế tổ chức phần cứng và viếtphần mềm cho nền phần cứng mà ta thiết kế Việc xem xét giữa tổ chức phầncứng và chơng trình phần mềm cho một thiết kế là một vấn đề cần phải cânnhắc Vì khi tổ chức phần cứng càng phức tạp, càng có nhiều chức năng hỗtrợ cho yêu cầu thiết kế thì phần mềm càng đợc giảm bớt và dễ dàng thựchiện nhng lại đẩy cao giá thành chi phí cho phần cứng, cũng nh chi phí bảo

trì Ngợc lại với một phần cứng tối thiểu lại yêu cầu một chơng trình phầnmềm phức tạp hơn, hoàn thiện hơn; nhng lại cho phép bảo trì hệ thống dễdàng hơn cũng nh việc phát triển tính năng của hệ thống từ đó có thể đa ragiá cạnh tranh đợc.

Từ yêu cầu và nhận định trên ta có những định hớng sơ bộ cho thiết kế

+ Thứ hai là, vi điều khiển 8051 cùng với các họ vi điều khiển khác nóichung trong những năm gần đây đợc phát triển theo các hớng sau:

Giảm nhỏ dòng tiêu thụ

Tăng tốc độ làm việc hay tần số xung nhịp của CPU

Giảm điệp áp nguồn nuôi

Có thể mở rộng nhiều chức năng trên chip, mở rộng cho các thiết kếlớn

Những đặc điểm đó dẫn đến đạt đợc hai tính năng quan trọng là: giảmcông suất tiêu thụ và cho phép điều khiển thời gian thực nên về mặt ứngdụng nó rất thích hợp với các thiết kế hớng điều khiển

+ Thứ ba là, vi điều khiển thuộc họ MCS-51 đợc hỗ trợ một tập lệnhphong phú nên cho phép nhiều khả năng mềm dẻo trong vấn đề viết chơngtrình phần mềm điều khiển

+ Cuối cùng là, các chip thuộc họ MCS-51 hiện đợc sử dụng phổ biến

và đợc coi là chuẩn công nghiệp cho các thiết kế khả dụng Mặt khác, quaviệc khảo sát thị trờng linh kiện việc có đợc chip 8051 là dễ dàng nên mở rakhả năng thiết kế thực tế

Vì những lý do trên mà việc lựa chọn vi điều khiển 8051 là một giảipháp hoàn toàn phù hợp cho thiết kế

2 Tổ chức ngoại vi

+ Xử lý tín hiệu vào ta dùng thiết bị chuyển đổi tơng tự/ số (ADC) có 8kênh vào tơng tự kết nối với 8 tín hiệu đo nhiệt độ từ 0  10V tơng ứng vớinhiệt độ từ 0o  100oC

+ Xử lý việc hiển thị kết quả nhiệt độ trung bình ta dùng 2 LED 7 thanh

để hiển thị tơng ứng với các nhiệt độ trong dải 0  1000C

+ Tín hiệu cho phép chạy đợc xử lý bằng cách dùng một nút ấn Reset

hệ thống

+ Tín hiệu báo động đợc xử lý bằng một còi báo động kết nối với mộtcổng bất kỳ phục vụ cho vào/ra.

+ Nếu có yêu cầu dùng các phím để định các mode hoạt động, cũng nh

đặt lại giá trị MAX và MIN thì bàn phím cũng phải đợc kết nối với các cổnggiao tiếp vào/ra (ở đây yêu cầu dùng 8255)

Tất cả các thiết bị phải đợc kết nối với nhau thông qua các bus cần thiếtgồm bus dữ liệu, bus địa chỉ và bus điều khiển

Sơ đồ khối cho thiết kế phần cứng của hệ thống nh sau:

Chơng 2

Bộ Vi Điều Khiển 8051

Những tính chất đặc trng của họ vi điều khiển MCS-51:

* Đơn vị xử lý trung tâm (CPU) 8 bit đã đợc tối u hoá để đáp ứng cácchức năng điều khiển

* Khối lôgic (ALU) xử lý theo bit nên thuận tiện cho các phép toán logicBoolean

* Bộ tạo dao động giữ nhịp đợc tích hợp bên trong với tần số 12MHz

* Giao diện nối tiếp có khả năng hoạt động song song, đồng bộ

* Các cổng vào/ra hai hớng và từng đờng dẫn có thể đợc định địa chỉmột cách tách biệt

* Có năm hay sáu nguồn ngắt với hai mức u tiên

* Hai hoặc ba bộ đếm định thời 16 bit

* Bus và khối định thời tơng thích với các khối ngoại vi của bộ vi xử lý8085/8088

VXL

t ơng tự 8 kênh

Khối hiển thị

Control Bus

Address Bus

Mạch giao tiếp8255

Data Bus

* Dung lợng của bộ nhớ chơng trình (ROM) bên ngoài có thể lên tới 64kbyte.

* Dung lợng của bộ nhớ dữ liệu (RAM) bên ngoài có thể lên tới 64 kbyte

* Dung lợng của bộ nhớ ROM bên trong có thể lên đến 8 kbyte

* Dung lợng bộ nhớ RAM bên trong có thể đạt đến 256 byte

4Kbyte

Bộ nhớ ch

ơng trình trong.

128byte

Bộ nhớ RAM trong

Port 0

Port 1

Port 2

Port 3

Giao diện nối tiép.

XTAL 1.2

|PSEN/ALE Cổng I/O8 bit Cổng I/OĐchỉ cao

Dữ liệu 8 bit

Cổng I/O

Đchỉ thấp Dữ liệu 8 bit

Cổng I/O Các chức năng đắc biệt Dữ liệu 8 bit

* Khối xử lý trung tâm CPU:

Phần chính của bộ vi xử lý là khối xử lý trung tâm (CPU=CentralProcessing Unit ), khối này có chứa các thành phần chính :

+Thanh ghi tích luỹ (ký hiệu là A );

+Thanh ghi tích luỹ phụ (ký hiệu là B ) thờng đợc dùng cho phépnhân và phép chia ;

+Khối logic số học (ALU=Arithmetic Logical Unit) ;

+Từ trạng thái chơng trình (PSW= Program Status Word );

+Bốn băng thanh ghi

+Con trỏ ngăn xếp (SP=Stack Point) cũng nh con trỏ dữ liệu để

định địa chỉ cho bộ nhớ dữ liệu ở bên ngoài;

Ngoài ra, khối xử lý trung tâm còn chứa:

-Thanh ghi đếm chơng trình (PC= Progam Counter );

-Bộ giải mã lệnh;

-Bộ điều khiển thời gian và logic;

Sau khi đợc Reset, CPU bắt đầu làm việc tại địa chỉ 0000h, là địa chỉ đầu

đợc ghi trong thanh ghi chứa chơng trình (PC) và sau đó, thanh ghi này sẽtăng lên 1 đơn vị và chỉ đến các lệnh tiếp theo của chơng trình

*Bộ tạo dao động:

Khối xử lý trung tâm nhận trực tiếp xung nhịp từ bộ tạo dao động đợclắp thêm vào, linh kiện phụ trợ có thể là một khung dao động làm bằng tụgốm hoặc thạch anh Ngoài ra, còn có thể đa một tín hiệu giữ nhịp từ bênngoài vào

*Khối điều khiển ngắt:

Chơng trình đang chạy có thể cho dừng lại nhờ một khối logic ngắt ở bên trong Các nguồn ngắt có thể là: các biến cố ở bên ngoài, sự tràn bộ đếm/bộ định thời hay có thể là giao diện nối tiếp Tất cả các ngắt đều có thể đợc thiết lập chế độ làm việc thông qua hai thanh ghi IE (Interrupt Enable) và IP (Interrupt Priority).

*Khối điều khiển và quản lý Bus :

Các khối trong vi điều khiển liên lạc với nhau thông qua hệ thống Busnội bộ đợc điều khiển bởi khối điều khiển quản lý Bus

*Các bộ đếm/định thời:

Vi điều khiển 8051 có chứa hai bộ đếm tiến 16 bit có thể hoạt động

nh là bộ định thời hay bộ đếm sự kiện bên ngoài hoặc nh bộ phát tốc độ Bauddùng cho giao diện nối tiếp Trạng thái tràn bộ đếm có thể đợc kiểm tratrực tiếp hoặc đợc xoá đi bằng một ngắt

*Các cổng vào/ra:

Vi điều khiển 8051 có bốn cổng vào/ra (P0 P3), mỗi cổng chứa 8 bit,

độc lập với nhau Các cổng này có thể đợc sử dụng cho những mục đích

điều khiển rất đa dạng Ngoài chức năng chung, một số cổng còn đảm nhậnthêm một số chức năng đặc biệt khác

*Giao diện nối tiếp:

Giao diện nối tiếp có chứa một bộ truyền và một bộ nhận không đồng bộlàm việc độc lập với nhau Bằng cách đấu nối các bộ đệm thích hợp, ta có thểhình thành một cổng nối tiếp RS-232 đơn giản Tốc độ truyền qua cổng nốitiếp có thể đặt đợc trong một vùng rộng phụ thuộc vào một bộ định thời vàtần số dao động riêng của thạch anh

2.1.2 Sự sắp xếp chân ra của vi điều khiển 8051:

Phần lớn các bộ vi điều khiển 8051 đợc đóng vào vỏ theo kiểu hai hàngDIL(Dual In Line) với tổng số là 40 chân ra, một số ít còn lại đợc đóng vỏtheo kiểu hình vuông PLCC (Plastic Leaded Chip Carrier) với 44 chân và loạinày thờng đợc dùng cho những hệ thống cần thiết phải tiết kiệm diện tích

P1.2

P1.4

P1.5

P1.3

P1.6

P1.7

RST

(TxD) P3.1

( |INT0) P3.2 (RxD) P3.0

( |INT1) P3.3

(T0) P3.4

(T1) P3.5

( |RD) P3.7 XTAL2 ( |WR) P3.6

XTAL2 GND

VCC + 5V

P0.0 (A/D 0)

P0.1 (A/D 1)

P0.3 (A/D 3)

P0.4 (/D 4)

P0.2 (A/D 2)

P0.5 (A/D 5)

P0.6 (A/D 6)

P0.7 (A/D 7)

ALE

|PSEN

|EA

P2.7 (A15) P2.6 (A14) P2.5 (A13)

P2.3 (A11) P2.2 (A10) P2.4 (A12)

P2.1 (A9) P2.0 (A8)

Hình 2.2: Sơ đồ chân của vi mạch 8051 DIL.

Bảng 2.1: Chức năng các chân của vi điều khiển 8051.

Chân Ký hiệu Chức năng

1 >8 P1.0 >P1.7 Cổng giả hai hớng P1, có thể tự do sử dụng

9 Reset Lối vào Reset, khi hoạt động ở mức High(1)10 >17 P3.0 >P3.7 Cổng giả hai hớng P3, sắp xếp tất cả các đ-

ờng dẫn với chức năng đặc biệt

18 XTAL2 Lối ra của bộ dao động thạch anh bên trong

19 XTAL1 Lối vào của bộ dao động thạch anh bên trong

21 >28 P2.0 >P2.7 Cổng giả hai hớng P2, chức năng đặc biệt là

các đờng dẫn địa chỉ A8 A15

29 |PSEN Progam Strobe Enable, xuất ra các xung đọc

dùng cho bộ nhớ chơng trình bên ngoài

30 ALE Address Latch Enable, xuất ra các xung điều

khiển để lu trữ trung gian các địa chỉ

31 |EA External Access, khi đợc nối với mát là để

làm việc với ROM ngoại vi32 >39 P1.0 >P1.7 Cổng hai hớng cực máng hở P0 hay Bus dữ

liệu hai hớng dùng cho ROM, RAM và thiết

bị ngoại vi đồng thời cũng chuyển giao 8 bit

địa chỉ thấp

Các chân ra của bộ vi điều khiển 8051 gồm có:

*EA: Đóng vai trò quyết định xem vi điều khiển làm việc với chơng trình

bên trong hay bên ngoài Với loại 8051 không có ROM trong thì chân này

phải đợc nối với mát Loại thông thờng có thể làm việc tuỳ theo cách lựa

chọn giữa ROM trong hay ROM ngoài, khi đang ở chế độ làm việc với bộ

nhớ ROM trong, loại có chứa bộ nhớ ROM có thể truy nhập tự động lên bộ

nhớ chơng trình bên ngoài

*Reset: Trạng thái Reset đợc thiết lập bằng cách giữ tín hiệu Reset ở mức

cao trong thời gian ít nhất là 2 chu kỳ máy

*ALE: Tín hiệu chốt 8 bit địa chỉ thấp trong suốt quá trìng truy nhập bộ nhớ mở rộng Thông thờng tín hiệu ALE đợc phát ra với tần số bằng 1/6 tần

số dao động thạch anh và có thể sử dụng với mục đích định thời gian hoặc xung nhịp đồng hồ ngoài Tuy nhiên, tín hiệu ALE sẽ bị bỏ qua trong mỗi quá trình truy nhập bộ nhớ dữ liệu ngoài

*PSEN: Tín hiệu đọc bộ nhớ chơng trình ngoài, khi vi điều khiển truy nhập bộ nhớ chơng trình nội thì PSEN đợc đặt ở mức cao

*XTAL1, XTAL2: Một bộ tạo tín hiệu giữ nhịp với tần số đợc xác địnhbởi bộ cộng hởng thạch anh đợc lắp thêm vào, tần số này xác định tốc độ làmcủa bộ vi điều khiển Thông thờng các lệnh đợc thực hiện bằng 1/12 tần sốdao động của thạch anh

Các bộ đếm cố thể làm việc trong nhiều chế độ khác nhau Khi hoạt động

nh là bộ định thời, các bộ đếm nhận đợc các xung từ một bộ chia trớc ở bêntrong, bộ này chia tần số riêng của bộ cộng hởng thạch anh cho 12

Thay cho một bộ định thời 16 bit, một bộ đinh thời 8 bit có thể đợc tạo rabằng việc nạp tự động sau khi cấp nguồn, các xung dẫn từ bên ngoài vào quaT0 và T1 cũng có thể đợc đếm, các xung này có tần số cực đại bằng 1/24 giátrị tần số của bộ cộng hởng thạch anh

P3.3 |INT1 Ngắt ngoài 1

P3.4 T0 Lối vào của Timer 0

P3.5 T1 Lối vào của Timer 1

P3.6 |WR Viết vào bộ nhớ

P3.7 |RD Đọc bộ nhớ

2.2 Tổ chức bộ nhớ:

2.2.1Cấu trúc chung của bộ nhớ:

Tất cả các vi điều khiển thuộc họ MCS-51 đều phân chia bộ nhớ thành haivùng địa chỉ cho bộ nhớ dữ liệu và bộ nhớ chơng trình Sự phân chia logicgiữa bộ nhớ dữ liệu và bộ nhớ chơng trình cho phép truy nhập bộ nhớ dữ liệubằng 8 bit địa chỉ giúp cho việc lu trữ và thao tác dữ liệu nhanh hơn.Tuynhiên, chúng ta có thể sử dụng địa chỉ bộ nhớ dữ liệu 16 bit thông qua thanhghi DPTR

Bộ nhớ chơng trình là loại bộ nhớ chỉ cho phép đọc, không cho phép ghi.Một số vi điều khiển đợc tích hợp sẵn bộ nhớ chơng trình bên trong vớidung lợng khoảng 4kbyte hay 8 kbyte, số còn lại phải sử dụng bộ chơng

trình mở rộng mà quá trình truy nhập đợc thực hiện thông qua sự điều khiểnbằng tín hiệu PSEN (Progam Strobe Enable).

Tuy nhiên, vi điều khiển 8051 cho phép ta sử dụng đến 64kbyte bộ nhớchơng trình bằng cách sử dụng cả bộ nhớ chơng trình bên trong và bên ngoài

Bộ nhớ số liệu chiếm giữ vùng địa chỉ phân chia của bộ nhớ chơng trình.Dung lợng của bộ nhớ dữ liệu có thể mở rộng lên tới 64 kbyte Trong quátrình truy nhập bộ nhớ số liệu, CPU phát ra các tín hiệu đọc và tín hiệu viết

số liệu thông qua các chân RD và WR

Chúng ta có thể kết hợp bộ nhớ chơng trình mở rộng với bộ nhớ số liệu mởrộng bằng cách cho hai tín hiệu RD và PSEN qua một cổng logic AND, lối racủa cổng AND này sẽ tạo tín hiệu đọc cho bộ nhớ mở rộng

2.2.2 Bộ nhớ chơng trình:

Sau khi Reset, CPU bắt đầu thực hiện chơng trình từ địa chỉ 0000H Vùng

đầu của bộ nhớ chơng trình là vùng chứa các vector ngắt, mỗi ngắt đợc phânchia một vùng địa chỉ cố định trong trong bộ nhớ chơng trình Khi xuất hiệnngắt, CPU sẽ nhảy tới địa chỉ này, đây cũng là địa chỉ đầu của chơng trìnhcon phục vụ ngắt Các vector ngắt cách nhau 8 byte, vì vậy nếu chơng trìnhcon phục vụ ngắt quá dài (>8 byte) thì tại vector ngắt ta phải đặt một lệnhnhảy không điều kiện tới vùng địa chỉ khác chứa chơng trình con phục vụngắt

2.2.3Bộ nhớ số liệu:

Phía bên phải của Hình 2.3 biểu diễn không gian bộ nhớ dữ liệu của

MCS-51 Chúng ta có thể sử dụng tới 64 Kbyte bộ nhớ số liệu ngoại vi Độrộng bus địa chỉ của bộ nhớ số liệu ngoài có thể là 8 bit hoặc 16 bit Bus địachỉ rộng 8 bit thờng đợc sử dụng để liên kết với một hoặc nhiều đờng vào ra

00H 0000H

Bộ nhớ Ch ơng trình

Bộ nhớ mở

rộng

Bộ nhớ

|EA=0

Bộ nhớ ngoài

FFFFH

Hình 2.3: Cấu trúc bộ nhớ của họ MCS-51.

khác để định địa chỉ cho RAM theo trang Trong trờng hợp bus địa chỉ rộng

16 bit, cổng P2 sẽ phát ra 8 bit địa chỉ cao còn cổng P1 sẽ phát ra 8 bit địachỉ thấp Bằng cách này, ta có thể truy nhập trực tiếp lên bộ nhớ dữ liệungoài với độ lớn tối đa là 64 Kbyte

Bộ nhớ số liệu trong đợc chia ra làm 3 vùng:

+128 byte cao

+128 byte thấp

+Vùng dành cho các thanh ghi chức năng đặc biệt (SFR)

Địa chỉ của bộ nhớ số liệu trong luôn là 8 bit, và có thể quản lý đợc 256byte bộ nhớ

Tuy nhiên, trên thực tế cách định địa chỉ của bộ nhớ RAM trong có thểquản lý tới 384 byte

Bản đồ bộ nhớ trên chíp:

F0 F7 F6 F5 F4 F3 F2 F1 F0 BRAM đa dụng

2D 6F 6E 6

D C6 6B 6A 69 68

2C 67 66 65 64 63 62 61 60 A8 AF A

C AB AA A9 A8 IE2B 5F 5E 5

D

5C

5B 5A

59 58

D C1 1B 1A 19 18 8D Không đợc địa chỉ hoá bit TH1

22 17 16 15 14 13 12 11 10 8C Không đợc địa chỉ hoá bit TH0

21 0F 0E 0

D C0 0B 0A 09 08 8B Không đợc địa chỉ hoá bit TL1

20 07 06 05 04 03 02 01 00 8A Không đợc địa chỉ hoá bit TL0

07 Bank thanh ghi 0 81 Không đợc địa chỉ hoá bit SP

00 (Mặc định cho R0 -R7) 88 87 86 85 84 83 82 81 80 P0

2.2.4 Thanh ghi ghi chức năng đặc biệt (SFR= Special Function Registers):

Vi điều khiển 8051 là một bộ vi điều khiển đa năng với nhiều chế độhoạt động khác nhau đợc thiết lập thông qua các thanh ghi chức năng đặcbiệt SFRs

Các thanh ghi chức năng đặc biệt của vi điều khiển 8051 gồm có:

+P0, P1, P2, P3: Các cổng vào ra, mỗi bít ứng với 1 chân của vi điềukhiển Các chân này hoạt động ở mức logic âm

+SP (Stack Pointer): Đây là con trỏ ngăn xếp của vi điều khiển Thanh ghinày cho biết địa chỉ truy nhập tiếp theo trong bộ nhớ RAM

+DPH, DPL (Data Pointer High, Data Pointer Low): Tạo thành 1 cặp thanhghi con trỏ dữ liệu DPTR 16 bit

+PCON (Power Control): Thanh ghi này đợc sử dụng để điều khiển côngsuất của vi điều khiển Ngoài ra bit PCON.7 con cho phép sủ dụng để tănggấp đôi tốc độ baud khi truyền qua cổng nối tiếp

+TCON (Timer Control): Thiết lập cấu hình làm việc cho bộTimer/Counter

+TMOD (Timer Mode): Xác định chế độ làm việc cho từng bộTimer/Counter

+TL0/TH0 (Timer 0 Low/High): Cặp thanh ghi tơng ứng với Timer0

+TL1/TH1 (Timer 1 Low/High): Cặp thanh ghi tơng ứng với Timer1

+SCON (Serial Control): Thiết lập cấu hình cho cổng nối tiếp

+SBUF (Serial Buffer): Bộ đệm khi truyền hoặc nhận dữ liệu qua cổng nốitiếp

+IE (Interrupt Enable): Cho phép ngắt hoặc cấm ngắt

+IP (Interrupt Priority): Thiết lập mức u tiên cho các ngắt

+PSW (Program Status Word ): Thanh ghi từ trạng thái chơng trình lu trữmột số bit quan trọng đợc đặt hoặc xoá bởi các lệnh của 8051: cờ nhớ, cờnhớ phụ, cờ tràn và cờ chẵn lẻ Ngoài ra, 2 bit RS0 và RS1 trong PSW còncho phép chọn băng thanh ghi để làm việc trong bộ nhớ RAM trong

+ACC (Accumulator): Thanh ghi tích luỹ, đây là một trong những thanhghi đợc sử dụng nhiều nhất trong vi điều khiển 8051 Thanh ghi này có kýhiệu là A

+ B (B Register): Thanh ghi B đợc sử dụng khi thực hiện các phép toán nhân,chia và cũng có thể đợc dùng nh thanh ghi phụ hay thanh ghi lu trữ số liệutạm thời

Các thanh ghi chức năng đặc biệt sẽ có thể đợc nhận một trạng thái nào đó

cố định mỗi khi vi điều khiển Reset (tuỳ thuộc vào mỗi thanh ghi) Sau đây

là bảng trạng thái của các thanh ghi ngay sau khi Reset:

Bảng 2.2: Trạng thái khi reset của các thanh ghi.

Register Reset to Register Reset to Register Reset to

+ Bộ nhớ chơng trình 8K ROM chia làm hai vùng:

ROM trong (On-chip) có địa chỉ vật lý: 0000H  0FFFH

ROM ngoài (2732) có địa chỉ vật lý: 1000H  1FFFH

+ Bộ nhớ dữ liệu đợc mở rộng thêm 4K RAM ngoài, với địa chỉ vật lý: 2000H

1 Khối nguồn :

Khối nguồn gồm có một IC 7805 , một tụ C1 = 3,3 F mắc ở ngõ vào vàmột tụ C2 = 1 F mắc ở ngõ ra nhằm mục đích ổn định , chuyển nguồn 7,5 Vcha phẳng ở ngõ vào thành nguồn 5V ổn định , bằng phẳng ( loại bỏ hết các

đột biến dơng ) ở ngõ ra để cung cấp cho mạch

2 Khối vi điều khiển 8051 :

VXL8051 đóng vai trò trung tâm trong hệ thống Nó có nhiệm vụ tơngtác với các khối nh việc nhận, xử lý và chuyển dữ liệu tới các khối 8051

đảm nhận tất cả các nhiệm vụ từ việc nhận dữ liệu vào dới dạng tín hiệu nhịphân ở 8 cổng vào, xử lý dữ liêụ, chuyển dữ liệu thành mã Hexa và mã 7

đoạn, lu giữ dữ liệu và điều khiển hoạt động của khối hiển thị và tạo một dãyxung vuông ở đầu ra khi có lệnh tạo xung

3 Khối hiển thị :

Khối hiển thị gồm 2 LED 7 đoạn đợc tổ chức theo kiểu sáng luân phiên2.5 ms một lần Dữ liệu đợc hiển thị dới dạng mã 7 thanh cũng đợc 8051 gửitới LED qua đờng data Để phù hợp giữa số liệu đa ra cổng của 8255 (ở dạngBCD) với số liệu hiển thị ra LED 7 đoạn, ta sử dụng mạch phần cứng Vì vậytrong khối hiển thị ta sử dụng vi mạch LS7447 để giải mã số BCD ra mã 7thanh và để điều khiển bộ đèn hiển thị

4 Khối các thiết bị giao tiếp/ghép nối.

Cổng vào ra tơng tự/số dùng ADC0809 Số liệu vào tơng tự từ 8 cảm biếnnhiệt độ sẽ đợc kết nối vào 8 cổng vào của ADC, ADC đợc điều khiển bởiVXL8051 thực hiện việc chuyển đổi số liệu sang dạng số và lu trữ vào mộtvùng nào đó trong RAM trong

Cổng vào/ ra số dùng vi mạch PPI 8255 có khả năng lập trình thực hiệnquá trình gửi dữ liệu ra các đèn LED

II.Giới thiệu linh kiện và tổ chức phối ghép.

1 Thiết kế bộ nhớ.

Xem xét cấu trúc của 8051 và yêu cầu cần 8K cho nhớ chơng trình ta thiết

kế thêm vùng nhớ chơng trình dùng thêm 4Kb ROM đặt ở ngoài Đối với yêu cầu cho nhớ dữ liệu, vì 8051 đã có 128 bytes RAM trong và yêu cầu cần thiết kế bộ nhớ dữ liệu là 8Kb nên để dễ dàng cho thiết kế ta sử dụng thêm 8Kb RAM ngoài để mở rộng bộ nhớ dữ liệu cho hệ thống

 Nguyên tắc phối ghép bộ nhớ với VXL:

+ Nhóm tín hiệu địa chỉ phối ghép với Bus địa chỉ của hệ thống để chọn ramột ô nhớ cụ thể để đọc/ghi.

+ Nhóm tín hiệu dữ liệu đợc phối ghép với Bus dữ liệu của hệ thống nhằm thực hiện đợc việc trao đổi dữ liệu trong hệ thống với bộ nhớ

+ Nhóm tín hiệu chọn vi mạch (Chip Select): đợc phối ghép với đầu ra củagiải mã địa chỉ để có thể thực hiện đợc việc chọn ra một vùng nhớ làm việc.+ Nhóm tín hiệu điều khiển: Kết nối với các Bus điều khiển của hệ VXL

Đối với ROM thì đầu và điều khiển /OE (output enable) để cho phép dữ liệu

đợc đa ra bus thì đợc kết nối với dây tín hiệu /RD của VXL Đối với RAM cóhai tín hiệu điều khiển thì tín hiệu điều khiển ghi /WE (write enable) đợc nốivới chân tín hiệu/WR của VXL; còn tín hiệu điều hiển đọc /OE thì đợc nối với chân tín hiệu /RD của VXL

 Bộ nhớ ROM ngoài

Đối với ROM ngoài ta dùng vi mạch nhớ chỉ đọc loại EPROM2732(4K8) Đây là bộ nhớ lập trình xoá bằng tia cực tím, nó có tốc độ truynhập rất nhanh Với dung lợng 4K byte nh vậy nó có 12 đờng chọn địa chỉ và

có 8 đờng ra dữ liệu EPROM chỉ đợc hoạt động khi chân /OE ở mức tíchcực thấp, nó đợc vi điêù khiển chọn làm việc khi chân /CE cũng đợc tích cựcthấp EPROM đợc nuôi với mức điện áp 5V, điện áp này đợc đa vào bộ nhớthông qua chân Vpp Địa chỉ của EPROM trong hệ thống là 1000H

1FFFH nên nó đợc chọn bởi tín hiệu chọn chip /CS0 của giải mã địa chỉ

 Bộ nhớ RAM ngoài

Đối với RAM ngoài ta sử dụng loại SRAM vi mạch dùng trong thiết kế là

6264 Cũng có 12 đờng địa chỉ 8 đờng dữ liệu Nó có địa chỉ 20002FFF,

địa chỉ này đợc chọn ra trong vùng địa chỉ của vi điều khiển bởi chân /CS1 của giải mã địa chỉ và có hai đờng tín hiệu yêu cầu đọc viết là /OE, /WE

* Các đặc điểm cơ bản của ADC 0809

- Nguồn nuôi đơn 5 V, hiệu suất cao.± 5 V, hiệu suất cao

- Dải tín hiệu lối vào tơng tự 5V khi nguồn nuôi là +5V Có thể mởrộng thang đo bằng các giải pháp kỹ thuật cho từng mạch cụ thể

- Dễ dàng giao tiếp với vi xử lý vì đầu ra có bộ đệm 3 trạng thái nên

có thể ghép trực tiếp vào kênh dữ liệu của hệ VXL

- Tổng sai số cha chỉnh 1/2LSB.± 5 V, hiệu suất cao

- Thời gian chuyển đổi 100 s