Giáo Trình Điện Từ số DTS c3 4

Nếu dùng n biến nhị phân thì mã hóa được tối đa n 2 trạng thái.. Nếu dùng n biến nhị phân thì mã hóa được tối đa 2n trạng thái.. Nếu dùng n biến nhị phân thì mã hóa được tối đa n trạng

Trang 1

NỘI DUNG ÔN TẬP HỌC PHẦN: ĐIỆN TỬ SỐ

CHƯƠNG 3-4

Câu 1: Mạch dồn kênh có 3 đường điều khiển thì tối đa có bao nhiêu đường dữ liệu?

Câu 2: Thiết kế mạch 2 tầng thực hiện hàm F A B C( , , )(2, 4, 6, 7) với tầng 1 dùng các phần tử OR, tầng 2 dùng các phần tử AND

A

B

A

C

B

C

F

B

A B A C B C

F

C

A

B

A

C

B

C

F

D

A B A C B C

F

Câu 3: Thiết kế mạch 2 tầng thực hiện hàm F A B C( , , )(AB A C B C)(  )(  ) với tầng 1 dùng các phần tử OR, tầng 2 dùng các phần tử NAND

A

B

A

C

B

C

F

B

A B A C B C

F

C

A

B

A

C

B

C

F

D

A B A C B C

F

Câu 4: Mạch dồn kênh có 16 đường dữ liệu cần bao nhiêu đường điều khiển?

Câu 5: Hình sau là sơ đồ của mạch?

A

B

S

C S

i

i-1

A Bán hiệu B Tổng toàn phần C Hiệu toàn phần D Bán tổng

Câu 6: Cho mạch sau:

Trang 2

Trang 2/16 – Điện tử số - Chương 3-4

Với G3G2G1G0 = 0100 giá trị các đầu ra B3B2B1B0 là?

Câu 7: Mạch sau dùng DEMUX thực hiện hàm nào?

Câu 8: Mã Gray của số nhị phân 0101 là?

Câu 9: Thiết kế mạch 2 tầng thực hiện hàm F A B C( , , )2, 4, 6, 7 với tầng 1 dùng các phần tử AND, tầng 2 dùng các phần tử NOR

A

B

A

C

A

C

F

B

A B A C B C

F

C

A

B

A

C

B

C

F

D

A B A C A C

F

Câu 10: Thiết kế mạch 2 tầng thực hiện hàm F A B C( , , )0, 4,5, 6 với tầng 1 dùng các phần tử NAND, tầng 2 dùng các phần tử AND

A

B

A

C

B

C

F

B

A B A C B C

F

Data Y0

Y1 DEMUX Y2 14 Y3

A1 A0

C

F

A B

Chuyển mã

Gray dư 3

nhị phân

G0

G1

G2

G3

B0

B1

B3

B2

Trang 3

C

A

B

A

C

B

C

F

D

A B A C B C

F

Câu 11: Mạch chuyển mã NBCD sang mã 7 đoạn có bao nhiêu đầu vào?

Câu 12: Thiết kế mạch 2 tầng thực hiện hàm F A B C( , , )(AB A C B C)(  )(  ) với tầng 1 dùng các phần tử NAND, tầng 2 dùng các phần tử NAND

A

B

A

C

B

C

F

B

A B A C B C

F

C

A

B

A

C

B

C

F

D

A B A C B C

F

Câu 13: Thiết kế mạch 2 tầng thực hiện hàm F A B C( , , )0,1,3,5 với tầng 1 dùng các phần tử NAND, tầng 2 dùng các phần tử NAND

A

B

A

C

B

C

F

B

A B A C B C

F

C

A

B

A

C

B

C

F

D

A B A C B C

F

Câu 14: Thiết kế mạch 2 tầng thực hiện hàm F A B C( , , ) ACABC với tầng 1 dùng các phần tử AND, tầng 2 dùng các phần tử NOR

Trang 4

A

B

A

C

A

C

F

B

A B A C B C

F

C

A

B

A

C

A

C

F

D

A B A C B C

F

Câu 15: Hàm so sánh hai số nhị phân A và B để chỉ ra mối quan hệ A = B là

Câu 16: ROM có thể được dùng để

C Thiết kế mạch dãy D Tất cả các phương án trên đều đúng

Câu 17: Thiết kế mạch 2 tầng thực hiện hàm F A B C( , , )(0,3, 6) với tầng 1 dùng các phần tử AND, tầng 2 dùng các phần tử OR

A

B

C

A

B

C

A

B

C

F

B

A

C B

A

C B

A

C B

F

C

A

C

B

A

C

B

A

C

B

F

D

A B C A B C A B C

F

Câu 18: Thiết kế mạch 2 tầng thực hiện hàm F A B C( , , )ABACBC với tầng 1 dùng các phần tử NAND, tầng 2 dùng các phần tử AND

A

B

A

C

B

C

F

B

A B A C B C

F

Trang 5

C

A

B

A

C

B

C

F

D

A B A C B C

F

Câu 19: Hàm so sánh hai số nhị phân A và B để chỉ ra mối quan hệ A < B là

Câu 20: Thiết kế mạch 2 tầng thực hiện hàm F A B C( , , )0, 2,5 với tầng 1 dùng các phần tử AND, tầng 2 dùng các phần tử NOR

A

B

A

C

A

C

F

B

A B A C A C

F

C

A

B

A

C

A

C

F

D

A B A C A C

F

Câu 21: Mạch phân kênh có 8 đường điều khiển thì tối đa có bao nhiêu đường ra?

Câu 22: Thiết kế mạch 2 tầng thực hiện hàm F A B C( , , )(AB A B C)(   ) với tầng 1 dùng các phần

tử AND, tầng 2 dùng các phần tử OR

A

B

C

A

B

F

B

A B A B A C

F

C

A

C

B

A

B

F

D

A B A B A C

F

Câu 23: Thiết kế mạch 2 tầng thực hiện hàm F A B C( , , )3,5, 6, 7 với tầng 1 dùng các phần tử NOR, tầng 2 dùng các phần tử OR

Trang 6

A

B

A

C

B

C

F

B

A B A C B C

F

C

A

B

A

C

B

C

F

D

A B A C B C

F

Câu 24: Thiết kế mạch 2 tầng thực hiện hàm F A B C( , , )3, 4,5 với tầng 1 dùng các phần tử NOR, tầng 2 dùng các phần tử NOR

A

B

A

B

C

F

B

A B A B B C

F

C

A

C

A

C

B

C

F

D

A C A C B C

F

Câu 25: Thiết kế mạch 2 tầng thực hiện hàm F A B C( , , )0, 2,3, 6 với tầng 1 dùng các phần tử NOR, tầng 2 dùng các phần tử OR

A

B

A

C

B

C

F

B

A B A C B C

F

C

A

B

A

C

B

C

F

D

A B A C B C

F

Trang 7

Câu 26: Thiết kế mạch 2 tầng thực hiện hàm F A B C( , , )1, 2,3, 4, 6 với tầng 1 dùng các phần tử NOR, tầng 2 dùng các phần tử NOR

A

C

A

C

B

C

F

B

A C A C B C

F

C

A

C

A

C

B

C

F

D

A B A B A C

F

Câu 27: Giá trị của hàm F của mạch sau là?

X3

6 X2

4 X1

5 X0 3 B

9 A 7 EN 14

Z 2

C D

0 1

A

B

A

B

F

0

MUX

A ACADBCCD B ABCDABCD CD

C ACADBCBCD D ACADBC CD BCD

Với a3a2a1a0 = 1011, b3b2b1b0 = 1001 cho biết giá trị các đầu ra S3S2S1S0 và Cout

A 0100 và 1 B 0110 và 0 C 0010 và 1 D 0010 và 0

Câu 29: Mã dư 3 của số nhị phân 0011 là?

Câu 30: Mạch phân kênh có 8 đường ra cần bao nhiêu đường điều khiển?

Câu 31: Bộ phân kênh DEMUX có thể thực hiện được chức năng nào?

Trang 8

A Biến đổi thông tin nối tiếp thành song song B Biến đổi thông tin song song thành nối tiếp

C Giải mã các tín hiệu vào D Tất cả các chức năng trên

Câu 32: Một hệ là lẻ nếu:

A Số các số 0 trong dữ liệu là một số chẵn B Số các số 1 trong dữ liệu là một số chẵn

C Số các số 1 trong dữ liệu là một số lẻ D Số các số 0 trong dữ liệu là một số lẻ

Câu 33: Phát biểu nào sau đây về mã Johnson là đúng?

A Nếu dùng n biến nhị phân thì mã hóa được tối đa n 2

trạng thái

B Nếu dùng n biến nhị phân thì mã hóa được tối đa 2n trạng thái

C Nếu dùng n biến nhị phân thì mã hóa được tối đa n trạng thái

D Nếu dùng n biến nhị phân thì mã hóa được tối đa 2 n

trạng thái

Câu 34: Phát biểu nào sau đây về mã vòng là đúng?

A Hai từ mã kề nhau khác nhau ở hai biến B Hai từ mã kề nhau khác nhau ở một biến

C Hai từ mã kề nhau khác nhau ở ba biến D Hai từ mã kề nhau khác nhau ở bốn biến

Câu 35: Bit lẻ là

A Bit thêm vào dữ liệu sao cho số chữ số 0 trong dữ liệu là số chẵn

B Bit thêm vào dữ liệu sao cho số chữ số 1 trong dữ liệu là số lẻ

C Bit thêm vào dữ liệu sao cho số chữ số 1 trong dữ liệu là số chẵn

D Bit thêm vào dữ liệu sao cho số chữ số 0 trong dữ liệu là số lẻ

Câu 36: Thiết kế mạch 2 tầng thực hiện hàm F A B C( , , )(A B A C B C )(  )(  ) với tầng 1 dùng các phần tử NOR, tầng 2 dùng các phần tử OR

A

B

A

C

B

C

F

B

A B A C B C

F

C

A

B

A

C

B

C

F

D

A B A C B C

F

Câu 37: Bảng trạng thái nào là bảng trạng thái của bộ DEMUX 1  4?

A

1

A

0

Y

0

Y

1

Y

2

Y

3

A

1

A

0

Y

0

Y

1

Y

2

Y

3

A

1

A

0

Y

0

1

2

3

Câu 38: Để tạo hàm logic 4 biến chỉ dùng một MUX và các mạch NAND ta phải dùng MUX loại nào?

Câu 39: Bộ phân kênh (DEMUX) có khả năng?

A Nối một lối ra với một trong một nhóm các lối vào

B Nối đồng thời một hoặc nhiều lối vào với một lối ra

Trang 9

C Nối một lối vào với một lối ra trong một nhóm các lối ra

D Nối đồng thời một lối vào với một hoặc nhiều lối ra

Câu 40: Giá trị đầu ra F1F2 của mạch sau là?

A

2

Y0 4 B

3

Y1 5 Y2 6 E

1 Y3 7

F1

F2 0

1

0

DEMUX

Câu 41: Một hệ là chẵn nếu:

A Số các số 0 trong dữ liệu là một số chẵn B Số các số 1 trong dữ liệu là một số chẵn

C Số các số 0 trong dữ liệu là một số lẻ D Số các số 1 trong dữ liệu là một số lẻ

Câu 42: Mã Gray dư 3 của số nhị phân 1100 là?

Câu 43: Bộ dồn kênh MUX có thể được dùng để thực hiện chức năng?

A Bộ chọn dữ liệu B Tạo dãy tín hiệu tuần hoàn

C Biến đổi thông tin song song thành nối tiếp D Tất cả các chức năng trên

A

B

A Hiệu toàn phần B Bán tổng C Bán hiệu D Tổng toàn phần

Câu 45: Mạch phân kênh có 8 đường điều khiển thì tối đa có bao nhiêu đường vào dữ liệu?

Câu 46: Bảng trạng thái nào là bảng trạng thái của bộ MUX 4  1?

A

1

A

0

Y

0

Y

1

Y

2

Y

3

A

1

A

0

Y

0

Y

1

Y

2

Y

3

A

1

A

0

Y

0 0 1 0 0 0 0 0 X

0

0 1 0 1 0 0 0 1 0 X

1

1 0 0 0 1 0 1 0 0 0 X

2

1 1 0 0 0 1 1 1 0 0 0 X

3

1 1 X

3

Câu 47: Thiết kế mạch 2 tầng thực hiện hàm F A B C( , , )ABACBC với tầng 1 dùng các phần tử NOR, tầng 2 dùng các phần tử NOR

Trang 10

A

C

A

C

B

C

F

B

A B A C B C

F

C

A

B

A

C

B

C

F

D

A B A B B C

F

Câu 48: Cho bộ phân kênh với các đầu vào như sau:

Với các đầu vào A1A0 = 11, En = 1, X = 1, các đầu ra Y0Y1Y2Y3 có giá trị là:

Câu 49: Mạch chuyển mã NBCD sang mã 7 đoạn có bao nhiêu đầu ra?

Với G3G2G1G0 = 1110 giá trị các đầu ra B3B2B1B0 là?

Câu 51: Bit chẵn là

A Bit thêm vào dữ liệu sao cho số chữ số 0 trong dữ liệu là số lẻ

B Bit thêm vào dữ liệu sao cho số chữ số 1 trong dữ liệu là số lẻ

C Bit thêm vào dữ liệu sao cho số chữ số 0 trong dữ liệu là số chẵn

D Bit thêm vào dữ liệu sao cho số chữ số 1 trong dữ liệu là số chẵn

Câu 52: Mạch dồn kênh có 8 đường điều khiển thì có bao nhiêu đường ra?

A Chữ số 1 được dịch từ bit trẻ nhất đến bit già nhất

B Chữ số 0 được dịch từ bit trẻ nhất đến bit già nhất

C Chữ số 1 được dịch từ bit già nhất đến bit trẻ nhất

D Chữ số 1 được dịch từ bit già nhất đến bit trẻ nhất

Chuyển mã

Gray  nhị phân

G0

G1

G2

G3

B0

B1

B3

B2

DEMUX

14

A1 A0

En

Y1

Y2

Y3

X

Y0

Trang 11

A Hai từ mã kề nhau chỉ khác nhau ở hai biến B Hai từ mã kề nhau chỉ khác nhau ở một biến

C Hai từ mã kề nhau chỉ khác nhau ở ba biến D Hai từ mã kề nhau chỉ khác nhau ở bốn biến

A Nếu dùng n biến nhị phân thì mã hóa được tối đa 2n trạng thái

B Nếu dùng n biến nhị phân thì mã hóa được tối đa 2 n

trạng thái

C Nếu dùng n biến nhị phân thì mã hóa được tối đa n trạng thái

D Nếu dùng n biến nhị phân thì mã hóa được tối đa n 2

trạng thái

Câu 56: Mạch tổ hợp là mạch có tín hiệu ra chỉ phụ thuộc vào:

C Tín hiệu vào và trạng thái trong của mạch D Không gì cả

Với A = 1010, B = 1011 giá trị các đầu ra A=B, A>B, A<B tương ứng là?

Câu 58: Thiết kế mạch 2 tầng thực hiện hàm F A B C( , , )(1, 2,3, 7) với tầng 1 dùng các phần tử AND, tầng 2 dùng các phần tử OR

A

B

A

C

B

C

F

B

A C

A B

B C

F

C

A

B

C

A

C

F

D

A B

B C

A C

F

Câu 59: Để tránh hiện tượng chu kỳ trong mạch dãy không đồng bộ, khi thiết kế ta phải mã hóa các trạng

thái sao cho?

A Nếu nhiều trạng thái Si1, Si2,…, Sin cùng chuyển biến đến một trạng thái Si thì các trạng thái Si1,

Si2,…, Sin đó phải được mã hóa bằng các từ mã kế cận

B Nếu một trạng thái hiện tại Si có thể chuyển biến đến các trạng thái Si1, Si2,…, Sin, thì các trạng thái

Si1, Si2,…, Sin đó phải được mã hóa bằng các từ mã kế cận

C Với mọi tổ hợp tín hiệu vào mạch phải có một trạng thái ổn định

D Với tất cả các chuyển biến SiSj có thể có của mạch chỉ có duy nhất một biến thay đổi

Câu 60: Để tạo hàm logic 4 biến chỉ dùng một MUX ta phải dùng MUX loại nào?

Chuyển mã

dư 3  Gray dư 3

B0

B1

B2

B3

G0

G1

G3

G2

Bộ so sánh 4 bit

A

B

A=B A>B A<B

Trang 12

Với B3B2B1B0 = 1001 giá trị các đầu ra G3G2G1G0 là?

Câu 62: Thiết kế mạch 2 tầng thực hiện hàm F A B C( , , )0, 2,3, 6 với tầng 1 dùng các phần tử OR, tầng 2 dùng các phần tử NAND

A

B

A

C

B

C

F

B

A B A C B C

F

C

A

B

A

C

B

C

F

D

A B A C B C

F

A

B

S

C

A Hiệu toàn phần B Tổng toàn phần C Bán hiệu D Bán tổng

Câu 64: Cho một mạch dãy không đồng bộ có bảng chuyển trạng thái – hàm ra như sau:

=0

X

=1

S0

S1 /0

S2 /0

S1

S2

/0

S0

/1

S2 S3 /1

S2

/1

S3

S2

/1

S0

/1 Trạng thái nào là trạng thái ổn định?

Câu 65: Hàm so sánh hai số nhị phân A và B để chỉ ra mối quan hệ A > B là

Câu 66: Để tránh hiện tượng chạy đua trong mạch dãy không đồng bộ, khi thiết kế ta phải mã hóa các

trạng thái sao cho?

A Nếu một trạng thái hiện tại Si có thể chuyển biến đến các trạng thái Si1, Si2,…, Sin, thì các trạng thái

Si1, Si2,…, Sin đó phải được mã hóa bằng các từ mã kế cận

B Với tất cả các chuyển biến SiSj có thể có của mạch chỉ có duy nhất một biến thay đổi

C Nếu nhiều trạng thái Si1, Si2,…, Sin cùng chuyển biến đến một trạng thái Si thì các trạng thái Si1,

Si2,…, Sin đó phải được mã hóa bằng các từ mã kế cận

Trang 13

D Với mọi tổ hợp tín hiệu vào mạch phải có một trạng thái ổn định

Với ABCD = 0110 giá trị các hàm ra F và G là?

Câu 68: Thiết kế mạch 2 tầng thực hiện hàm F A B C( , , )2, 4, 6, 7 với tầng 1 dùng các phần tử OR, tầng 2 dùng các phần tử NAND

A

B

A

C

B

C

F

B

A B A C B C

F

C

A

B

A

C

B

C

F

D

A B A C B C

F

Câu 69: Bộ dồn kênh (MUX) có khả năng?

A Nối một lối vào trong một nhóm các lối vào với một lối ra

B Nối đồng thời một hoặc nhiều lối vào với một lối ra

C Nối đồng thời một lối vào với một hoặc nhiều lối ra

D Nối một lối vào với một lối ra trong một nhóm các lối ra

Câu 70: Cấu tạo của mảng logic lập trình được (PLA) gồm:

A Ma trận AND và ma trận OR B Ma trận NAND và ma trận NOR

C Ma trận NAND và ma trận OR D Ma trận AND và ma trận NOR

Dãy tín hiệu tạo ra là dãy tín hiệu tuần hoàn nào?

D3

D2 MUX

D1

D0

Bộ đếm nhị phân

A B

Ck

F 5V

Trang 14

Câu 72: Thiết kế mạch tạo hàm F A B C( , , )(AB B C A C)(  )(  )dùng DEMUX 18

Câu 73: Mạch sau dùng MUX 41 thực hiện hàm nào?

X3

6 X2

4 X1

5 X0

3

B

9 A

7

EN 14

Z 2

0

A

B

C

0

1

C

F

A F A B C( , , )ABCABCAB B F A B C( , , )ABCABAB

C F A B C( , , )ABCABC D F A B C( , , )ABCABCAB

Câu 74: Thiết kế mạch 2 tầng thực hiện hàm F A B C( , , )0,1, 2, 4 với tầng 1 dùng các phần tử NAND, tầng 2 dùng các phần tử NAND

A

B

A

C

B

C

F

B

A B A C B C

F

C

A

B

A

C

B

C

F

D

A B A C B C

F

Câu 75: Thiết kế mạch 2 tầng thực hiện hàm F A B C( , , )(0,1, 2,5, 6) với tầng 1 dùng các phần tử NAND, tầng 2 dùng các phần tử AND

Trang 15

A

B

C

A

B

C

F

B

B C A B C

F

C

B

C

A

B

C

F

D

B C A B C

F

Câu 76: Thiết kế mạch 2 tầng thực hiện hàm F A B C( , , )ACABC với tầng 1 dùng các phần tử OR, tầng 2 dùng các phần tử AND

A

C

A

B

A

C

F

B

A C A B A C

F

C

A

C

A

B

A

C

F

D

A C A C B

F

Câu 77: Thiết kế mạch tạo hàm F A B C( , , ) ABBCACdùng MUX 41

Câu 78: Mạch dãy là mạch có tín hiệu ra chỉ phụ thuộc vào:

C Trạng thái trong của mạch D Tín hiệu vào và trạng thái trong của mạch

Câu 79: Mạch tạo dãy tín hiệu tuần hoàn 01101100 là mạch ở hình nào?

Trang 16

A Hình (c) B Hình (d) C Hình (b) D Hình (a)

A Trong từ mã chỉ có ba bit bằng 1 B Trong từ mã chỉ có bốn bit bằng 1

C Trong từ mã chỉ có duy nhất một bit bằng 1 D Trong từ mã chỉ có hai bit bằng 1

A Các bit 0 đầy dần đi từ bit nhất trẻ đến bit già nhất

B Các bit 1 đầy dần đi từ bit trẻ nhất đến bit già nhất

C Các bit 0 đầy dần đi từ bit già nhất đến bit trẻ nhất

D Các bit 1 đầy dần đi từ bit già nhất đến bit trẻ nhất

-

A B C

(a)

F

5V

D7

D6

D5

D4 MUX

D3

D2

D1

D0

A B C

(b)

F

5V

D7

D6

D5

D4 MUX

D3

D2

D1

D0

A B C

(c)

F

5V

D7

D 6

D5

D4 MUX

D3

D 2

D1

D0

nhị phân

A B C

(d)

F

5V

D7

D 6

D5

D4 MUX

D3

D 2

D1

D0

Ck

Định dạng
Số trang	16
Dung lượng	614,36 KB