CHƯƠNG 2 THIẾT kế PHẦN CỨNG

Khi cần sử dụng ngắt ta nối đến các chân nối này.. thiết phải nối lên nguồn G1, nối Mass G2A, G2B, trong những trường hợp khác ta còn có thể sử dụng chúng để kết hợp việc giải mã địa ch

Chương 2

Thiết kế phần cứng.

Khối điều khiển bao gồm mạch giao tiếp giữaVi Xử Lí với RAM

(62256), mạch giao tiếp máy tính qua IC 75176, mạch mở rộng Port qua IC

8255 Quá trình giải mã địa chỉ tránh xung đột khi giao tiếp với các khối trên nhờ IC chốt 74573 và IC 74138.

1) Mạch vi xử lí:

xử lí trở về trạng thái như lúc mới cấp nguồn

nội

 Chân 12 ->15 nối đến JP11 Khi cần sử dụng ngắt ta nối đến

các chân nối này

tạo cho Vi Xử Lí có tần số hoạt động 12MHz, khi 2 tụ điện

thay đổi thì tần số dao động vi xử lí thay đổi theo

vào ra là 0V.

AD1

C2 30p

/WR A15

T0

T0

P1.3

AD7 U14

AT89C52

9

18 19

29 30 31

1 2 3 4 5 6 7 8

21 22 23 24 25 26 27 28

10 11

12 13 14

15

16 17

39 38 37 36 35 34 33 32

RST

X2

PSEN ALE/PR EA/VPP

P1.0/T2 P1.1/T2-EX P1.2 P1.3 P1.4 P1.5 P1.6 P1.7

P2.0 P2.1 P2.2 P2.3 P2.4 P2.5 P2.6 P2.7

RXDTXD

INTO INT1 TO

T1

WRRD

P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 P1.1

T1

P1.7

ALE A9

C1 30p

/INT1

VCC

P1.5

T1

JP11

P1.2

JP6

PORT 1

9 10

11 12

13 14

15 16

/INT0

A13

/INT0

RX

P1.0

P1.1

A11

P1.6 P1.2

R2

8.2k

AD3

/INT1

/INT1

T1

P1.7 P1.4

TX

T0

X1

11.059MEG

/RD

JP1

1

2

/PSEN

R1

100

AD6

/INT0

S1

R3

4.7k

2

1

A12 A14

P1.0

P1.6

AD2 AD5

A8 A10 AD0

Sơ đồ kết nối mạch vi xử lí

 Ngỏ ra IC 75176 mức áp vi sai (0 - 200mV).

/RD(6) của 8255 có tác dụng đọc Data về từ ngoại vi,

/WR(17) nối chân /WE của RAM và nối tới chân /WR(36) của 8255 trong quá trình xuất Data thì các chân này tích cực,

cả hai chân đều tích cực mức thấp

điện trở kéo lên Từ P0.0 ->P0.7 nối đến 8 đầu điện trở 10K đầu kia nối lên nguồn, sau đó nối đến JP12 khi cần sử dụng cho mục đích khác, nối đến ngỏ vào (chân 2->9) IC 74573, nối đến ngỏ vào địa chỉ RAM.

A,B,C(1,2,3) IC 74138 Các chân P2.0-> P2.6 nối ngỏ vào địa chỉ RAM.

được truyền qua Khi ALE mức thấp, địa chỉ ngỏ ra giử nguyên cho đến khi ALE tích cực lại.

Xác lập địa chỉ cho mỗi khối trên :

Hình vẽ minh họa quá trình truy xuất data qua IC chốt:

 IC 74138 các chân G2A(4),G2B(5) tích cực mức thấp trong

trường hợp này ta nối Mass

thiết phải nối lên nguồn G1, nối Mass G2A, G2B, trong những

trường hợp khác ta còn có thể sử dụng chúng để kết hợp việc giải mã địa chỉ

chỉ

 Byte địa chỉ thấp được chốt giử qua IC 74373 Các đường địa chỉ thấp đưa vào ngỏ vào IC 74573

Ngỏ ra IC 74138: có các địa chỉ nền sau :

Được tạo ra từ 3 bit cao nhất của Byte địa chỉ cao(P2) của Vi xử Lí Kết hợp ngỏ ra chốt địa chỉ IC 74573, 8 bit địa chỉ thấp và các ngỏ còn lại của P2 (P2.0->P2.5)

Địa chỉ truy xuất ứng với từng ngỏ ra YI:

 Y2 P2.4 ->P2.0: D7->D0: 400H ->5FFFH

A14

JP12

1 2

3 4

5 6

7 8

9 10

11 12

13 14

15 16

AD0

AD4 AD3

A14

AD2

A11

A15

U20

74LS138

1 2 3

6 4 5

15 14 13 12 11 10 9 7

A B C

G1 G2A G2B

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7GND

AD4

A14

A10 A13

AD4

A11

A1

2000-3FFFH 6000-7FFFH

A12

ALE AD6

-1FFFH

AD7

A13

AD0

AD5

E000-FFFFH

AD2

A10 A9

AD1

AD3

AD1

A13

A4

A9

VCC

A7

A15

JP10

SELECT ADD

1 2

3 4

5 6

7 8

9 10

11 12

13 14

15 16

VCC

A8

AD6

AD1

AD5

VCC

4000-5FFFH

R10

VCC

8000-9FFFH

JP13

1 2

3 4

5 6

7 8

9 10

11 12

13 14

15 16

A15

C000-DFFFH

AD2

A8

0000

A5 A3 U21

74AC573

1 11

2 3 4 5 6 7 8 9

19 18 17 16 15 14 13 12

OE LE

D0 D1 D2 D3 D4 D5 D6 D7

Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7

/CS1

AD7

A12

AD6

AD5

A000-BFFFH

AD0

A0

sơ đồ nguyên lí mạch tạo địa chỉ

3) Khối tạo địa chỉ:

 Chân Reset nối Mass

Trong quá trình xuất Data, khi đã đúng địa chỉ, và chân /WR được chuyển xuống mức 0, lúc đó Data được xuất bởi 8255.

Trong quá trình nhận Data về, khi đã đúng địa chỉ, và chân /RD chuyển mức thì Data được nhận về từ 8255.

PA6

PA1

JP9

PC7

PC2

PA4

PB3

PC3

AD0

PC0

PA7

PC7

PB5 PB6

PB2 PB5

VCC

AD3

PC0

PB7 JP7

PB6 PB2

PA2

/WR

PB0

PC5

PA5

PC4

JP8

PB0 PB3

PB1 /RD

PA6

PC6

PA0 AD2

A0 AD7

PC5 AD5

PC6

AD6

AD1

PA4

PB4

PA2 PA5

U18

8255

34 33 32 31 30 29 28 27

5 36

9 8

35 6

4 3 2 1 40 39 38 37

18 19 20 21 22 23 24 25

14 15 16 17 13 12 11 10

7

D0 D1 D2 D3 D4 D5 D6 D7

RD WR

A0 A1

RESET CS

PA0 PA1 PA2 PA3 PA4 PA5 PA6 PA7

PB0 PB1 PB2 PB3 PB4 PB5 PB6 PB7

PC0 PC1 PC2 PC3 PC4 PC5 PC6 PC7

GND /CS1

PA7

PC4

A1

PA3

PB1

PB7

PA1

PC3

PB4

PC2

PA0

4) Khối giao tiếp Vi xử lý và RAM(62256):

RAM dung lượng 32K ngoại có địa chỉ truy xuất

8000H->FFFFH.

8 đường địa chỉ (D1->D8) nối đến P0 vi xử lí, (A0-A7) nối (Q0->Q7) IC 74573, (A9->A14 nối P2.0->P2.6 vi xử lí), /WE nối /WR, /0E nối /RD vi xử lí Tín hiệu chọn địa chỉ lấy từ chân 6 IC 7400 , đưa vào chân /CE, với điều kiện ngỏ vào 4, 5 IC 7400 cùng nối P2.7(A15).

AD6

/WR

A0

A10 A11

A7

U6

KM 62256A

10 9 8 7 6 5 4 3 25 24 21 23 2 26 1

20

22 27

11 12 13 15 16 17 18 19 28

A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14

CE

OE WE

D1 D2 D3 D4 D5 D6 D7 D8 VCC

AD1

A14 A3

JP14

1 2 3 4

A8

AD4 A6

A12 A15

AD2

AD7

VCC

A8

AD0 A2

U17

74LS00

1

2

9

3

4 5

10

12 13

8000-FFFFH

A1

AD3

A9

A4

BACKUP

A13

AD14

AD8

D14

AD13

IC2393B 13

12

11 9 14

7 A CLR

QA QC VCC

VCC

VCC

D13

AD7 D2

AD7 GND

CS1

AD9

AD3 AD5

AD8

C2

AD4

VCC

GND

D11

1 2

3 5 14

7 A CLR

QA QC VCC

AD10

AD1

D8

AD11 CS1

D5

D12

AD10 COUNTER

D12

D10 C2

AD0

AD15 AD15

D10

JP4 1

AD1

D9

C1

D8

AD5

GND

GND

AD12

JP1

D13

JP5

D1

AD2

COUNTER AD4

AD14 D15

D6

GND

AD6

AD4

AD13

JP6

CLR

GND

U12

74HC573/SO

11

19 17 15 13

2 4 6 8

LE

1Q 3Q 5Q 6Q 7Q 8Q

1D 3D 5D 6D 7D

VCC

AD0

VCC VCC

AD11

CS2

AD13

D5 D4

COUNTER

VCC

D6

AD9 CS2

AD11 AD14

D2 C3

C1

AD2

AD8 AD9

D7 D7

C3

D14

U13

74HC573/SO

11

19 17 15 13

2 4 6 8

LE

3Q 5Q 6Q 7Q 8Q

1D 3D 5D 6D 7D 8D

AD3

CLR JP3 1 AD6

AD7

AD2 AD3

GND

GND

IC2393A 1 2

3 5 14

7 A CLR

QA QC VCC

D9

D3

JP2 1

AD12

AD1

GND

AD0

D11

D4

D3 D0

AD12 D1

IC1393B 13

12

11 9 14

7 A CLR

QA QC VCC

AD10

VCC D0

Gồm 2 IC 74393, 2 IC chốt 74573 Mạch chỉ có tác dụng đếm lên, khi tràn tự động trở về 0 Ngỏ Counter đưa xung cần đếm vào Ngỏ CLR có nhiệm vụ xóa tất cả ngỏ ra 74393 về 0, tích cực mức 0 có dạng xung, 2 ngỏ vào chốt CS1, CS2 có nhiệm vụ lấy đúng 1 giá trị tại 1 thời điểm, cả

2 chân ở mức 0 khi chốt.

Chú ý: Cần phải mắc thêm điện trở kéo lên ở ngỏ ra 2 IC 74573, tránh

nhiễu khi đọc vào Ngỏ ra mạch đếm nối vào Port A,B của 8255.

6) Khối hiển thị:

o Gồm 6 LED 7 đoạn, IC 74247 giải mã từ số BCD sang mã LED 7 đoạn.

o 1 IC giải mã địa chỉ 74138 Các Transistor(Tr) C828 kéo LED Mạch được thiết kế theo phương pháp quét không chốt, quét vòng 6 led ,chu kì quét 1 LED không lớn hơn 20mS, đảm bảo cho LED không có hiện

tượng nháy

o Các tín hiệu thực hiện việc quét LED chứa trong BUS truyền 8 bit hay chứa trong 1 thanh ghi Với 4 bit thấp chứa Data cần xuất, 4 bit này phải là số BCD, 3 bit cao chứa thông tin về vị trí LED cần quét Toàn bộ nội dung trong thanh ghi này là Data và vị trí 1 LED tại 1 thời điểm xác

định

o Data được đưa đến JP1 ,4 bit thấp được đưa đến ngỏ vào có tên 1, 2, 4, 8

IC 74247 ngỏ ra IC này gồm 8 Bit tương ứng mã LED 7 đoạn, sau đó 8

ngỏ ra có tên này được đến tương ứng với tên mỗi LED 3 bit cao kế tiếp

đưa đến chân ABC IC 74138 theo thứ tự bit Tại 1 thời điểm thì trong tất cả Ngỏ ra chỉ có 1 ngỏ ra mức 0, do đó ta đã có thể cung cấp Data cho 1

Led nào đó mà không sợ phải có sự cùng Data cho nhiều led ,Vì dòng ngỏ ra IC74138 không đủ cho việc kéo Led, nên Ta phải dùng thêm các Transistor (Tr) để kéo Led Vì phải kéo 6 led nên ta cần đến 6

transistor Sáu ngỏ ra 6 Tr này nối đến chân nguồn dương của LED 7 đoạn Anot Chung.

o Chú ý: Trong quá trình lắp mạch vào ta phải xác định đúng chân của các

Transitor (ECB) tránh trường hợp mắc nhầm chân dẫn đến mạch không

chạy mặc dù ta thiết kế đúng Tùy từng loại IC mà thứ tự chân khác nhau

Trên thị trường có một số loại Tr thôâng dụng mà ta cần phải nắm rỏ tránh việc đáng tiếc xảy ra Ở đây trình bày một vài Tr thông dụng

7) Khối bàn phím:

o Gồm sáu phím, 1 đầu phím nối Mass, 1 đầu phím nối nguồn, chọn 1 điểm

tùy ý để lấy Data sao cho khi phím nhấn thì điểm này xuống Mức 0 Sáu điểm cần chọn nối vào JP2

8) Khối Mạch động lực :

o Khối này gồm các Tr nối Darlington mục đích tăng dòng ngỏ ra, có các Optron cách li các cấp điện áp Aùp sử dụng gồm áp 5V, 24V, mạch được nối sao cho cặp Darlington tầng cuối thay phiên đóng ngắt , ngỏ ra cuối này có điện áp thay đổi tùy vào sai lệch thời gian dẫn mỗi Tr trong 1

chu kì T cố định

o Điện áp đưa vào PC0, giả sử tại 1 thời điểm PC0 mức 1, lúc đó Q1 dẫn, Q2 ngắt vì điện áp mức 0 do phải qua cổng đảo Q1 dẫn , Optron 1 dẫn, cặp Darlington phía trên dẩn, kéo ngỏ ra lên áp 24V Giả sử tại 1 thời điểm PC0 mức 0, lúc đó Q2 dẫn do phải qua cổng đảo, Q1 ngắt vì điện áp mức 0 Q2 dẫn, Optron 2 dẫn, cặp Darlington dưới dẩn, kéo ngỏ ra

xuống 0V

o Quá trình cứ tiếp diễn như vậy trong 1 chu kì, ta có áp ra là áp biến đổi Mà đối tượng sử dụng áp này là động cơ 1 chiều, do đó cần phải xác định chu kì đóng ngắt thích hợp, sao cho động cơ nhìn điện áp này là điện áp 1 chiều với các điều kiện cho phép

220 4N35 1 2

4

0

Q3 828

R1 10k

0

D4 N5404 PC0

00

R2 10k

Q6 H1061

R10 120k

+5v

Udk1

D1 4007

R8 1k U13A

7404

R3 220

D2 4007 +5v

0

R7 120K

R4 1K

00

Q4 A617 +24V

4N35 1 2

4

D3 N5404

R3 220

Q1 C828

00

Q5 D718

9) Mạch đóng ngắt dao:

+12v

02

K2

RELAY SPST

4 3 1 2

R8

1k R2

10k

01

D2 4007

Q6 H1061 Udk2

220 4N35

1 2

4

R5

01 0

+5v

I4

K1

RELAY SPST

4 3 1 2

Q3 828

R10 120k PC4

+110v

o Mô hình dao cắt là 1 Relay 110V do đó ta thiết kế 1 mạch điều

khiển Relay này Khi Relay đóng tương ứng với dao cắt, ngược lại dao

không cắt

o Để đóng ngắt Relay này ta điều khiển đóng ngắt 1 Reley có cấp điện áp nhỏ hơn, Relay này cần áp 12V Vì áp Udk2 lấy từ PC4 8255 mức áp TTL nên không thể điều khiển trực tiếp , mà phải qua Optron cách ly 2 cấp điện áp Vì Relay 12v có dòng lớn nên ta không thể dùng C828 điều

khiển mà phải dùng Tr có dòng lớn hơn H1061 Khi áp Udk2 mức thấp Q1 ngắt, Relay 12V ngắt, dao cắt Khi Khi áp Udk2 mức cao Q1 ngắt, Relay 12V ngắt, dao kéo lên