2 thiết kế phần cứng các modul

... trương trình chạy nhanh CHƯƠNG THIẾT KẾ PHẦN CỨNG CÁC MODUL 2. 1 THIẾT KẾ MODUL LED ĐƠN 2. 1.1 Cấu tạo nguyên tắc hoạt động 16 2. 1.1.1 Cấu tạo Hình 2. 1: Cấu tạo LED 2. 1.1 .2 Nguyên tắc hoạt động Hình ... nhớ SRAM Bộ nhớ EEPROM AT89C51 128 byte AT89C 52 256 byte AT89C2051 128 byte AT89S51 128 byte AT89S 52 256 byte AT89S 825 2 25 6 byte 20 48 byte Đối với chip có nhớ SRAM 128 byte địa byte SRAM đánh số ... hai phần: Phần đứng yên (gọi phần tĩnh) Phần chuyển động (gọi phần quay) 2. 5 .2 Cấu tạo động điện chiều Động điện chiều phân thành hai phần chính: phần tĩnh(stato) phần động (roto) 49 2. 5 .2. 1 Phần...

Ngày tải lên: 02/09/2015, 08:44

Ngày tải lên: 20/10/2014, 19:23

Ngày tải lên: 02/03/2013, 16:59

... LÀ 24 7 µS DELAY100MS: DEL: 71H, #25 0 70H,#197 ;2T ;2T DJNZ DJNZ MOV 70H,$ 71H,DEL 72H,# 122 ;2T×Y × X ;2T ×X ;2T DJNZ NOP RET DELAY500µS: MOV MOV 72H,$ ;2T× 122 = 24 4T ;1T ;2T MOV DJNZ RET 70H, #24 5 ... × 20 0 CÓ NGHĨA LÀ CHO CHƯƠNG TRÌNH DELAY500µS THỰC HIỆN 20 0 LẦN DELAY100MS: MOV 71H, #20 0 ;2T DEL: CALL DJNZ RET 500µS 71H,DEL ;(2T + 500T) 20 0 ;2T 20 0 ;2T TTG = (2T+2T) + (2T+500T) 20 0 + 2T 20 0 ... DELAY204µS: MOV 70H,#100 DJNZ 70H,$ ;2T ;2T × 100 RET DELAY500µS: ;2T MOV 70H, #24 8 ;2T DJNZ RET 70H,$ ;2T × 24 8 ;2T 70H, #24 9 ;2T ;1T× 24 9 DELAY1000µS: MOV XX: NOP NOP DJNZ RET ;1T× 24 9 ;2T × 24 9...

Ngày tải lên: 26/04/2013, 08:52

... đầu O V N Phần 1: vi điều khiển89s 52 ……………………………………………trang Hoạt động định thời 89s 52 Thanh ghi TMOD Thanh ghi TCON Tổ chức ngắt 89s 52 Thanh ghi IE Ngắt timer Ngắt cổng nối tiếp H A Phần 2: Bộ tạo ... XTAL1,XTAL2 : AT89S 52 có dao động chíp , thường nối với dao động thạch anh có tần số lớn 33MHz,thông thường 12MHz VCC,GND : AT89S 52 dùng nguồn chiều có dải điện áp từ 4V đến 5,5V cấp qua chân 40 20 ... ,mạch Code chương trình Phần 5: Mạch sản ph m……………………………………………………trang 19 *** kết luận………………………………………………………………….trang 20 tài liệu tham khảo………………………………………………………… trang 21 Trường ĐHCN Hà Nội Điện...

Ngày tải lên: 25/06/2013, 07:03

... p3.1 giam bit p3 .2 hengio bit p3.4 giay bit 28 h.0 phut bit 28 h.1 gio bit 28 h .2 bit 28 h.3 thang bit 28 h.4 nam bit 28 h.5 kiemtra bit 29 h.0 tt bit 29 h.1 diachi equ 30h dulieu equ 32h dulieund equ ... I2C để giao tiếp với chip thông qua chân SDA SCL CHƯƠNG 1:ĐỀ CẶP VẤN ĐỀ ĐỒNG HỒ THỜI GIAN THỰC HIỂN THỊ LED ĐOẠN Trang / 32 Hình 2. 2.1 Cấu trúc nhớ DS1307 Hình 2. 2 .2 Sơ đồ kết nối cho DS1307 2. 3 ... ĐOẠN Trang / 32 MỤC LỤC Contents Bảng liệt kê hình Hình 2. 1.1Cấu trúc chuỗi liệu truyền theo chuẩn I2C …………… Trang7 Hình 2. 2.1 Cấu trúc nhớ DS1307 …………………………… Trang8 Hình 2. 2 .2 Sơ đồ kết nối cho...

Ngày tải lên: 10/09/2013, 20:19

... So  case 2: { PORTB=0xA4; break; } // So  case 3: { PORTB=0xB0; break; } // So  case 4: { PORTB=0x99; break; } // So  case 5: { PORTB=0x 92; break; } // So  case 6: { PORTB=0x 82; break; } ...  1.Mô tả:  Led đoạn ứng dụng nhiều thiết bị thực tế, thiết bị đo, bảng hiệu, có tác dụng hiển thị số liệu…  led anot chung, chân anot chung ... thuật toán: Cho (d) số Đơn vị Quét led Đẩy tính toán led 2. Thực hành:  // -chương trình đẩy liệu - void daydulieu(unsigned char x)//...

Ngày tải lên: 19/10/2013, 14:15

... 39° 67° 0.1 2. 8 21 0° 80° 0 .2 10.0 25 0° 75° 0 .2 10.6 20 8° 82 0.15 8.9 24 8° 77° 0 .25 5.8 21 8° 79° 0.1 6 .2 249° 75° 0 .2 7.6 22 2° 80° 0.3 6.6 24 4° 76° 0.1 5.7 21 2° 78° 0 .2 4.3 24 7° 75° 0 .2 3.9 L?p ... TT 10 11 12 13 14 15 16 17 18 19 Pv h.d?c Góc d?c Chi?u r?ng Chi?u (°) (cm) dài (m) (°) 10° 70° 0.1 2. 0 12 71° 0.15 1.0 38° 70° 0.1 3.6 40° 68° 0 .2 2.8 15° 72 0 .25 5.3 13° 70° 0 .2 6.1 35° 69° ... vào đònh hướng khe nứt không gian 7 .2. 1.1 Dựa vào tính phân phiến, phân lớp 7 .2. 1 .2 Dựa vào góc nghiêng khe nứt 7 .2. 2 Phân loại khe nứt theo nguồn gốc 7 .2. 2.1 Khe nứt phi kiến tạo Hình thành...

Ngày tải lên: 31/10/2013, 17:11

... MẠCH GIẢI MÃ KÉO LED ĐOẠN D C B A LT RBI BI/RBO a b c d e f g 74LS47 Bài giảng Kỹ Tḥt Sơ 13 12 11 10 15 14 LED A Học viện cơng nghệ BCVT Khoa Kỹ Tḥt Điện Tử II Bảng hoạt động mạch giải ... II CHƯƠNG 4: MẠCH LOGIC TỔ HỢP MẠCH GIẢI MÃ KÉO LED ĐOẠN D C B A a b c d e f g LT RBI BI/RBO 13 12 11 10 15 14 LED A 74LS47 Input Ngõ ĐK LT Ngõ liệu RBI RBO D Bài giảng Kỹ Tḥt Sơ Output C B ... Điện Tử II CHƯƠNG 4: MẠCH LOGIC TỔ HỢP MẠCH GIẢI MÃ KÉO LED ĐOẠN D c A b B a C d e f LT g 13 12 11 10 15 14 RBI BI/RBO LED A 74LS47 Input Ngõ ĐK LT Ngõ liệu RBI RBO D Bài giảng Kỹ Tḥt Sơ...

Ngày tải lên: 23/12/2013, 06:16

... 013H LCALL NGAT2 RETI MAIN: MOV R0,#09H LOOP: MOV THANG,R0 MOV P0,R0 LCALL DELAY1S DEC R0 CJNE R0,#0FFH,LOOP MOV IE,#85H JMP $ DELAY1S: PUSH 00H MOV R0, #20 0 MOV TMOD,#01H LOOP2: MOV TH0,#0ECH ... TF0,$ CLR TR0 CLR TF0 DJNZ R0,LOOP2 POP 00H RET NGAT1: MOV R7,THANG CJNE R7,#00H,AAA RET AAA: MOV P0,R7 LCALL DELAY1S DEC R7 CJNE R7,#0FFH,AAA MOV THANG,#00H RET NGAT2: MOV R7,THANG CJNE R7,#09H,BBB...

Ngày tải lên: 23/12/2013, 14:15

... b c điện áp 5V(mức 1) Bảng mã hiển thị led đoạn: • Phần cứng kết nối với Port Vi điều khiển, để thuận tiện cho việc xử lí sau phần cứng nên kết nối sau: Px.0 nối với chân a, Px.1 nối với chân ... hành với led đoạn ) Nếu kết nối Port Vi điều khiển với led đoạn tối đa kết nối led đoạn Mặt khác kết nối hạn chế khả thực công việc khác Vi điều khiển Cho nên cần phải kết nối, điều khiển nhiều ... led đoạn, hai kết nối nhiều led đoạn vào đường xuất tín hiệu hiển thị Nội phần đề cập đến cách kết nối nhiều led đoạn theo giải pháp thứ Mắt người có đặc điểm sinh lí thu nhận 24 hình/giây để...

Ngày tải lên: 19/01/2014, 04:20

... TRÌNH 37 BG19: CJNE A,#19H,BG20 LJMP CHUONGBG BG20: CJNE A, #20 H,BG21 LJMP CHUONGBG BG21: CJNE A, #21 H,BG 22 LJMP CHUONGBG BG 22: CJNE A, #22 H,BG23 LJMP CHUONGBG BG23: CJNE A, #23 H,EXIT1 LJMP CHUONGBG EXIT1: ... 2. 1.3-Sơ đồ chân chức chip 89C51 2. 2-DS1307Serial Real Time Clock 12 2 .2. 1-Giới thiệu 12 2 .2. 2-Các ghi DS1307 13 2. 2.3-Điều kiện giao thức truyền I2C ... P3 .2, CONHANPHIM LCALL BAOGIO JNB P2.6,HENGIO SJMP MP1 CONHANPHIM: MOV P0,#00H LCALL CHUYENPHUT SJMP MP1 HENGIO: MOV A ,20 CJNE A,#00H,EXIT2 MOV A ,21 CJNE A ,28 ,EXIT2 MOV A ,22 CJNE A ,29 ,EXIT2 LJMP...

Ngày tải lên: 18/02/2014, 14:02

... đồ án kết thúc môn vi điều khiển thiết kế mạch “ Thiết kế đo tần số hiển thị led đoạn ” Nội dung đồ án gồm phần: Phần I : sở lý thuyết liên quan đến nội dung đồ án Phần II : trình tự thiết kế hoàn ... { digit(ts); P1=0xfe; P2=ma[d1]; delay (20 0); P1=0Xfd; P2=ma[d2]; delay (20 0); P1=0Xfb; P2=ma[d3]; delay (20 0); P1=0Xf7; P2=ma[d4]; delay (20 0); Trường ĐH Công Nghiệp Hà Nội 28 CN CĐT _K6 Đồ án môn ... P1=0xfe; P2=0xff; delay (20 0); P1=0Xfd; P2=0xff; delay (20 0); P1=0Xfb; P2=ma[d3]; delay (20 0); P1=0Xf7; Trường ĐH Công Nghiệp Hà Nội 25 CN CĐT _K6 Đồ án môn Vi điều khiển GVHD: Vũ Thị Thu Hương P2=ma[d4];...

Ngày tải lên: 26/02/2014, 08:42

... xoáy + Chiều cao chuyển bậc hcb 1m v không vợt qui định sau: d 20 0mm hcb6m Trang 14 /21 d =20 0-400mm hcb4m d=400-600mm hcb2m Trang 15 /21 Giếng chuyển bậc kiểu đập tr n: + Trên tuyến cống d600 mm, ... phố cống phải đặt ống bọc đờng hầm + Phần bên ngo i ống bọc qua đờng(ống thép) phải đợc sơn bảo vệ chống xâm thực không nhỏ 3m phía Trang 20 /21 Trang 21 /21 ... D=700 mm D giếng 125 0mm Trang 10 /21 D=800-1000 mm D giếng 1500mm + Tấm đan: có nhiệm vụ liên kết ngăn công tác v cổ giếng + Cổ giếng: có nhiệm vụ để ngời quản lý lên xuống đợc phần công tác Kích...

Ngày tải lên: 10/03/2014, 13:20

... LỚP CĐT2-K5 INT1\ INT0\ SERIAL PORT TEMER0 TEMER1 TEMER2 80 32\ 80 52 128 byte RAM 80 32\ 80 52 INTERRUPT CONTROL OTHER REGISTER 128 byte RAM ROM 0K: 8031\80 32 4K:8951 8K:80 52 TEMER2 80 32\ 80 52 TEMER1 ... P1_5 #define H3 P1_6 #define H4 P1_7 #define led6 P2 _2 #define led5 P2_3 #define led4 P2_4 #define led3 P2_5 #define led2 P2_6 #define led1 P2_7 #define dung P3_6 #define sai P3_7 char key; long ... ĐHCN HÀ NỘI KHOA CƠ KHÍ ĐỒ ÁN MÔN VĐK LỚP CĐT2-K5 + Port (P2.0 – P2.7 hay chân 21 – 28 ): port có công dụng kép Là đường xuất nhập byte cao bus địa thiết kế dùng nhớ mở rộng Hình – Port + Port (P3.0...

Ngày tải lên: 18/03/2014, 00:20

... 1.1 .2 Cấu tạo .1 1 .2 Các nhóm chíp điện tử 1 .2. 1 Nhóm ATMEL 1 .2. 1.1 AT89C51 .2 1 .2. 1 .2 AT89C 52 .3 1 .2. 2 Nhóm ATMEGA 1 .2. 2.1 ATMEGA16 ... 2. 1.4 .2 Hoạt động RESET 17 2. 2 Sơ đồ nguyên lý, mạch in mạch đồng hồ 19 2. 2.1 Sơ đồ nguyên lý mạch 19 2. 2 .2 Sơ đồ mạch in: 19 2. 2.3 Sơ đồ thuật toán 20 ... không bị thay đổi tác động ngõ vào reset 2. 2 Sơ đồ nguyên lý, mạch in mạch đồng hồ 2. 2.1 Sơ đồ nguyên lý mạch Hình 2. 12 Sơ đồ nguyên lý mạch đồng hồ 2. 2 .2 Sơ đồ mạch in: GVHD: Trần Trung Tín Trang...

Ngày tải lên: 30/03/2014, 12:20

... V ref /2 c dựng thc hin cỏc in ỏp u khỏc n +5V Vref /2 (V) H 2. 0 1.5 1 .28 1.0 0.5 Vin (V) Kớch thc bc (mV) 05 04 03 2. 56 02 01 5 /25 6 = 19.53 4 /25 6 = 15. 62 3 /25 6 = 11.71 2. 56 /25 6 = 10 2/ 256 = ... P1 .2 P1.3 P1.4 P1.5 P1.6 P1.7 P0.0/AD0 P0.1/AD1 P0 .2/ AD2 P0.3/AD3 P0.4/AD4 P0.5/AD5 P0.6/AD6 P0.7/AD7 P2.0/A8 P2.1/A9 P2 .2/ A10 P2.3/A11 P2.4/A 12 P2.5/A13 P2.6/A14 P2.7/A15 P3.0/RXD P3.1/TXD P3 .2/ INT0 ... P3.6/WR P3.7/RD 39 38 37 36 35 34 33 32 21 22 23 24 25 26 27 28 10 11 12 13 14 15 16 17 D5 R2 R1 D3 LED-BLUE LED-GREEN LED-YELLOW LED-RED D2 10k 10k AT89C 52 VIN+ VINADC0804 Mch nguyờn lý v mch...

Ngày tải lên: 02/04/2014, 10:42

... Vref /2 liên hệ với dải Vin Vref/ 2( V) Hở * 2. 0 1.5 1 .28 1.0 0.5 Vin(V) đến đến đến đến 2. 56 đến đến Step Size (mV) 5 /25 6 = 19.53 4 /25 5 = 15. 62 3 /25 6 = 11.71 2. 56 /25 6 = 10 2/ 256 = 7.81 1 /25 6 = ... sbit led2=P2^5; //led1 noi voi P2.4;led2 noi voi P2.5 sbit led3=P2^6; //led3 noi voi P2.6 sbit led4=P2^7; //led4 noi voi P2.7 //khai bao cac chan xac dinh thang sbit thang_do1=P2^0;//thang 25 0v ... ISP, chân P1.0 P1.1 đợc dùng cho Timer 3.Port 2( P2.0- P2.7 hay từ chân 21 đến chân 28 ): Là port có công dụng kép: đờng xuất nhập byte cao bus địa thiết kế dùng nhớ mở rộng 4.Port 3( P3.0- P3.7 hay...

Ngày tải lên: 14/04/2014, 10:46