Bài giảng Kiến trúc máy tính

Hennessy -Computer Organization and Design: The Hardware/Software Interface – 2002 third edition 4.. Patterson -Computer Architecture: A Quantitative Approach –2003 third edition... •

KI N TRÚC MÁY TÍNH Ế

• 2 tín chỉ

• Đ i t ố ượ ng sinh viên năm th 2 ứ

• Chuyên ngành CNTT

Tài li u tham kh o ệ ả

1 William Stallings - Computer Organization and Architecture –

Designing for Performance – 2003 (6th edition)

2 Behrooz Parhami - Computer Architecture: From Microprocessors to Supercomputers - 2005

3 David A Patterson & John L Hennessy -Computer Organization

and Design: The Hardware/Software Interface – 2002 (third edition)

4 John L Hennessy & David A Patterson -Computer Architecture:

A Quantitative Approach –2003 (third edition)

Ch ươ ng I T ng quan ổ

• I Gi i thi u chung ớ ệ

• II Ki n trúc máy tính tu n t Vonneuman ế ầ ự

• III Các ph ươ ng pháp vào ra d li u c a ữ ệ ủ máy tính

• Nh n thông tin vào ậ

• X lý thông tin theo dãy các l nh đ ử ệ ượ c nh s n ớ ẵ bên trong,

• Đ a thông tin ra ư

• Máy tính l n (Mainframe Computers)ớ

• Siêu máy tính (Supercomputers)

Phân lo i máy tính hi n đ i ạ ệ ạ

• Máy tính cá nhân (Personal Computers)

• Máy ch (Server Computers)ủ

•

• Máy tính cá nhân PC

Là lo i máy tính ph bi n nh t ạ ổ ế ấ

􀂄 Các lo i máy tính cá nhân: ạ

􀂄 Máy tính đ bàn (Desktop) ể

􀂄 Máy tính xách tay (Laptop)

􀂄 1981 IBM gi i thi u máy tính IBM-PC s ớ ệ ử

d ng b x lý Intel 8088 ụ ộ ử

􀂄 1984 Apple đ a ra Macintosh s d ng ư ử ụ

• Máy tính nhúng (Embedded Computer)

Đ ượ c đ t trong thi t b khác đ đi u khi n thi t b đó ặ ế ị ể ề ể ế ị làm vi c ệ

􀂄 Đ ượ c thi t k chuyên d ng ế ế ụ

Ví d : ụ

􀂄 Đi n tho i di đ ng ệ ạ ộ

􀂄 Máy nh s ả ố

1.2 Ki n trúc máy tính ế

Đ nh nghĩa tr ị ướ c đây v ki n trúc máy tính: ề ế

Cách nhìn logic c a máy tính t ng ủ ừ ườ ậ i l p trình

• T ch c máy tính (Computer Organization): nghiên c u ổ ứ ứ

thi t k máy tính m c cao,ch ng h n nh h th ng nh , ế ế ở ứ ẳ ạ ư ệ ố ớ

c u trúc bus, thi t k bên trong CPU ấ ế ế

• Ph n c ng (Hardware): nghiên c u thi t k logic chi ầ ứ ứ ế ế

ti t và công ngh đóng gói c a máy tính ế ệ ủ

Ki n trúc t p l nh thay đ i ch m, t ch c và ph n c ng máy ế ậ ệ ổ ậ ổ ứ ầ ứ tính thay đ i r t nhanh ổ ấ

• Ví dụ

• Các máy tính PC dùng các b x lý Pentium III và Pentium ộ ử

• Mô hình phân l p c a máy tính ớ ủ

• Ph n c ng (Hardware): h th ng v t lý c a máy ầ ứ ệ ố ậ ủ

• 1.3 S phát tri n c a c a máy tính ự ể ủ ủ

• 1 Các th h máy tính ế ệ

• Th h th nh t: Máy tính dùng đèn đi n t ế ệ ứ ấ ệ ử

chân không (1950s)

• Th h th hai: Máy tính dùng transistor (1960s) ế ệ ứ

• Th h th ba: Máy tính dùng vi m ch SSI, MSI và LSI ế ệ ứ ạ (1970s)

• Th h th t : Máy tính dùng vi m ch VLSI (1980s) ế ệ ứ ư ạ

• Th h th năm: Máy tính dùng vi m ch ULSI, SoC ế ệ ứ ạ

• Máy tính von Neumann

• Đó là máy tính IAS:

• Princeton Institute for Advanced Studies

• Đ ượ c b t đ u t 1947, hoàn thành1952 ắ ầ ừ

• Do John von Neumann thi t k ế ế

• Đ ượ c xây d ng theo ý t ự ưở ng “ch ươ ng

trình đ ượ ư c l u tr ” ữ (stored-program

• Đ c đi m chính c a máy tính IAS ặ ể ủ

• Bao g m các thành ph n: đ n v đi u khi n, đ n v s h c và logic ồ ầ ơ ị ề ể ơ ị ố ọ (ALU), b nh chính và các thi t b vào-ra ộ ớ ế ị

• B nh chính ch a ch ộ ớ ứ ươ ng trình và d li u ữ ệ

• B nh chính đ ộ ớ ượ c đánh đ a ch theo t ng ngăn ị ỉ ừ

nh , không ph thu c vào n i dung c a nó ớ ụ ộ ộ ủ

• ALU th c hi n các phép toán v i s nh phân ự ệ ớ ố ị

• Đ n v đi u khi n nh n l nh t b nh , gi i mã và th c hi n l nh ơ ị ề ể ậ ệ ừ ộ ớ ả ự ệ ệ

m t cách tu n t ộ ầ ự

• Đ n v đi u khi n đi u khi n ho t đ ng c a các ơ ị ề ể ề ể ạ ộ ủ

thi t b vào-ra ế ị

• John von Neumann và máy tính IAS

Hãng IBM International Business Machine

• Máy tính dùng transistor

Máy tính PDP-1 c a DEC (Digital ủ

Equipment Corporation) máy tính mini đ u ầ

• Máy tính dùng vi m ch SSI, MSI và LSI ạ

Vi m ch (Integrated Circuit - IC): nhi u transistor ạ ề

và các ph n t khác đ ầ ử ượ c tích h p trên m t ợ ộ

chip bán d n ẫ

􀂄 SSI (Small Scale Integration)

􀂄 MSI (Medium Scale Integration)

􀂄 LSI (Large Scale Integration)

􀂄 VLSI (Very Large Scale Integration) (th h th t ) ế ệ ứ ư

􀂄 ULSI (Ultra Large Scale Integration) (th h th năm) ế ệ ứ

􀂄 SoC (System on Chip)

􀂄 Siêu máy tính xu t hi n: CRAY-1, VAX ấ ệ

Máy tính dùng vi m ch VLSI/ULSI ạ

• Các s n ph m chính c a công ngh VLSI/ULSI: ả ẩ ủ ệ

􀂄 B vi x lý (Microprocessor): CPU đ ộ ử ượ c ch ế

t o trên m t chip ạ ộ

􀂄 Vi m ch đi u khi n t ng h p (Chipset): m t ạ ề ể ổ ợ ộ

ho c m t vài vi m ch th c hi n đ ặ ộ ạ ự ệ ượ c nhi u ề

ch c năng đi u khi n và n i ghép ứ ề ể ố

􀂄 B nh bán d n (Semiconductor Memory): ộ ớ ẫ

ROM, RAM

􀂄 Các b x lý đa lõi (multicores)ộ ử

􀂄 Các b vi đi u khi n (microcontroller)ộ ề ể

Pentium

􀂄 Siêu vô hướng

􀂄 Bus d li u 64-bitữ ệ

Pentium II

• 􀂄 X lý đ h a, video & audio ử ồ ọ

Pentium III

􀂄 Thêm các l nh x lý d u ph y đ ng cho đ h a 3D ệ ử ấ ẩ ộ ồ ọ Pentium 4

• 􀂄 Tăng c ườ ng x lý s d u ph y đ ng vàmultimedia ử ố ấ ẩ ộ Duo Core: 2 b x lý trên chip ộ ử

Core 2: Ki n trúc 64-bit ế

• Intel Pentium (32-bit)

Multicores

I.1 Phân lo i ki n trúc máy tính ạ ế

• Ki n trúc SISD (single instruction - single data, đ n dòng l nh - đ n dòng d li u) ế ơ ệ ơ ữ ệ

• -Ki n trúc SIMD (Single Instruction Multiple Data, đ n dòng l nh- đa d li u) ế ơ ệ ữ ệ

• Ki n trúc MIMD (Multiple Instruction Multiple ế

Data, đa dòng l nh- đa d li u) ệ ữ ệ

I.2 Các thông s đo kh năng x lý ố ả ử

Hi u năng máy tính (performance) ệ

• Ví d : ụ

• Gi s : Th c hi n l nh A có CPI = 2, B có CPI = 3, C có CPI = 1, D có CPI = 4 ả ử ự ệ ệ

• Bi t 1 CPI = 2ns (nano giây) ế ⇒ làm h t l nh trên c n 26s ế ệ ầ

• MIPs (Million Instruction Per Second): S tri u l nh đ ố ệ ệ ượ c th c hi n trong m t giây ự ệ ộ

*

* (

•Cho τ = 10 ns, Tính MIPs = ?

Quan h gi a MIPS và CPI ệ ữ

I.3 Toán logic, đ i s boolean ạ ố

• Đ i s Boole s d ng các bi n logic và phép toán logic ạ ố ử ụ ế

􀂄 Bi n logic có th nh n giá tr 1 (TRUE) ho c 0 (FALSE) ế ể ậ ị ặ

􀂄 Phép toán logic c b n là AND, OR và NOT ơ ả

• v i ký hi u nh sau: ớ ệ ư

Phép toán đ i s Boole ạ ố

Các đ ng nh t th c c a đ i s ồ ấ ứ ủ ạ ố

Boole

M t s đ ộ ố ườ ng vào (d n tín hi u vào) và ch có m t đ ẫ ệ ỉ ộ ườ ng ra (phát tín hi u ra) ệ

Gi s các tín hi u vào x-1, x2, …, xn (ta g i là đ u vào hay input) cũng nh tín hi u ra F ả ử ệ ọ ầ ư ệ (đ u ra hay output) đ u ch có hai tr ng thái khác nhau, t c là mang m t bit thông tin, mà ta ký ầ ề ỉ ạ ứ ộ

hi u là 0 và 1 ệ

M t thi t b v i các đ u vào và đ u ra mang giá tr 0, 1 nh v y là m t m ch lôgic ộ ế ị ớ ầ ầ ị ư ậ ộ ạ

Đ u ra c a m t m ch lôgic là m t hàm Boole F c a các đ u vào x-1, x2, …, xn Ta nói m ch ầ ủ ộ ạ ộ ủ ầ ạ lôgic trong hình trên th c hi n hàm F ự ệ

• 3.1.1 C ng NOT ổ C ng NOT th c hi n hàm ph đ nh C ng ch có m t đ u vào Đ u ra ổ ự ệ ủ ị ổ ỉ ộ ầ ầ F(x) là

, 1 0

)

(

x khi

x khi x

y x

F( , , ) = + +

B d n kênh (Multiplexer-MUX) ộ ồ

B d n kênh (Multiplexer-MUX) ộ ồ

B phân kênh (Demultiplexer – DeMUX) ộ

B gi i mã (Decoder) ộ ả

B gi i mã ch n m t đ u ra t ộ ả ọ ộ ầ ươ ng ng v i m t t h p c a N đ u vào ứ ớ ộ ổ ợ ủ ầ

III Các ph ươ ng pháp vào ra d li u c a máy tính ữ ệ ủ

III.1 Ph ươ ng pháp thăm dò tr ng thái thi t b ngo i vi ạ ế ị ạ

CPU s liên t c g i các tín hi u h i xem có thi t b nào s n sàng g i DL cho mình hay ẽ ụ ử ệ ỏ ế ị ẵ ử không N u có m t thi t b ngo i vi nào đó mu n trao đ i DL v i CPU thì nó s g i ế ộ ế ị ạ ố ổ ớ ẽ ử

l i tín hi u s n sàng trao đ i Khi đó CPU s th c hi n vi c trao đ i DL v i thi t b ạ ệ ẵ ổ ẽ ự ệ ệ ổ ớ ế ị ngo i vi này ạ

III.2 Ph ươ ng pháp s d ng ng t ử ụ ắ

CPU v n làm công vi c c a mình, ch khi nào có m t thi t b ngo i vi hay m t thành ẫ ệ ủ ỉ ộ ế ị ạ ộ

ph n nào đó c a má tính có yêu c u trao đ i d li u v i CPU thì thi t b ngo i vi này ầ ủ ầ ổ ữ ệ ớ ế ị ạ

s g i m t yêu c u ng t t i CPU, khi đó CPU s t m d ng công vi c hi n t i đ ẽ ử ộ ầ ắ ớ ẽ ạ ừ ệ ệ ạ ể quay ra trao đ i d li u v i thi t b ngo i vi này Trao đ i d li u xong, CPU quay ổ ữ ệ ớ ế ị ạ ổ ữ ệ

tr l i th c hi n ti p công vi c đang làm d tr ở ạ ự ệ ế ệ ở ướ c đó.

III.3 Ph ươ ng pháp truy nh p b nh tr c ti p DMA ậ ộ ớ ự ế

Th ườ ng đ ượ c s d ng khi có yêu c u trao đ i d li u l n gi a CPU và thi t b ngo i vi ử ụ ầ ổ ữ ệ ớ ữ ế ị ạ CPU trao quy n qu n lý cho b đi u khi n truy nh p tr c ti p, lúc này vi c trao đ i ề ả ộ ề ể ậ ự ế ệ ổ

d li u gi a thi t b ngo i vi và b nh chính s do b đi u khi n này th c hi n ữ ệ ữ ế ị ạ ộ ớ ẽ ộ ề ể ự ệ

III.4 Ph ươ ng pháp s d ng kênh d li u ử ụ ữ ệ

Xây d ng các đ ự ườ ng bus d li u riêng, n i tr c ti p thi t b ngo i vi và b nh chính, ữ ệ ố ự ế ế ị ạ ộ ớ

m i h th ng bus l i có m t b đi u khi n riêng đ ọ ế ố ạ ộ ộ ề ể ượ c g i là kênh d li u ọ ữ ệ

data data

Mainmemory

0 1 2

n-2 n-1

…

…

Excution unit

PC Program counter

IR Instruction register

D ng l nh, kích th ạ ệ ướ c mã l nh ệ

M t l nh mô t b ng mã nh phân có th dài t 1 đ n 6 byte ộ ệ ả ằ ị ể ừ ế

C u trúc chung c a m t mã l nh tuân theo s đô sau: ấ ủ ộ ệ ơ ̀

Prefix OPcode Operand Đ a ch trc ịỉự

tip ế

Prefix (Ti n t ) đi tr ề ố ướ c mã l nh Ph n này có th có, có th không ệ ầ ế ể

Ví dụ ti n t 3Eh báo hi u vô hi u hóa đo n DS.ề ố ệ ệ ạ

Operation code (Mã toán) ch ra các thao tác mà CPU c n th c hi n, phân bi t đó là ỉ ầ ự ệ ệ

l nh gì Đ i v i CPU mã l nh là m t chu i các bit 0, 1 ệ ố ớ ệ ộ ỗ

Ví dụ v i l nh d ch chuy n MOV có mã toán là 100010.ớ ệ ị ể

Mô t l nh ả ệ

L nh máy là mã nh phân ệ ị

Đ d hi u và d nh đ i v i con ng ể ễ ể ễ ớ ố ớ ườ i, ng ườ i ta mô t ả

l nh b ng các ký hi u g i nh ệ ằ ệ ợ ớ

Ví d : ADD, SUB, LOADụ

Toán h ng có th đ ạ ể ượ c mô t nh sau: ả ư

ADD A,B

II S l ố ượ ng các l nh cho VXL ệ

Khi thi t k m t h l nh cho b VXL n y sinh m t s v n đ sau: ế ế ộ ệ ệ ộ ả ộ ố ấ ề

 S lố ượng l nh là bao nhiêu.ệ

 S lố ượng tham s trong h l nh là bao nhiêu.ố ệ ệ

 Phân chia các l nh theo d ng nào?ệ ạ

Đ th c hi n vi c mã hóa các l nh ng ể ự ệ ệ ệ ườ i ta s d ng m t dãy s nh ử ụ ộ ố ị phân Đ dài c a dãy s này s qui đ nh s l ộ ủ ố ẽ ị ố ượ ng các l nh mà b ệ ộ

x lý có th x lý đ ử ể ử ượ c.

S l ố ượ ng đ a ch toán h ng trong l nh ị ỉ ạ ệ

S l ố ượ ng đ a ch toán h ng trong l nh ị ỉ ạ ệ

􀂄 Đi u khi n vào-raề ể

􀂄 Chuy n đi u khi n (r nhánh)ể ề ể ẽ

􀂄 Đi u khi n h th ngề ể ệ ố

􀂄 Các thanh ghi

S thanh ghi c a CPU đ ố ủ ượ c s d ng ử ụ

Các thao tác nào đ ượ c th c hi n trên các thanh ghi ? ự ệ

􀂄 Các ph ươ ng pháp đ nh đ a ch (xét sau)(addressing modes) ị ị ỉ

􀂄 RISC hay CISC (xét sau)

Reduced Instruction Set Computing

Các l nh chuy n d li u ệ ể ữ ệ

􀂄 MOV Copy d li u t ngu n đ n đích MOVE đích, ngu nữ ệ ừ ồ ế ồ

Trong đó toán h ng đích và g c có th tìm theo các đ a ch khác nhau, nh ng ạ ố ể ị ỉ ư

ph i có cùng đ dài và không đả ộ ược phép đ ng th i là 2 ô nh ho c 2 thanh ồ ờ ớ ặghi đo n ạ

􀂄 CLEAR Chuy n các bit 0 vào toán h ng đích ể ạ

􀂄 SET Chuy n các bit 1 vào toán h ng đích ể ạ

􀂄 PUSH C t n i dung toán h ng ngu n vào ngăn x p ấ ộ ạ ồ ế

PUSH ngu n ồ

Ví d : ụ PUSH BX; c t BX vào ngăn x p, t i v trí do SP ch ra.ấ ế ạ ị ỉ

􀂄 POP L y n i dung đ nh ngăn x p đ a đ n toán h ng đích ấ ộ ỉ ế ư ế ạ

POP Đích

ví d POP DX ụ l y 2 byte t đ nh ngăn x p, đ a vào DX ấ ừ ỉ ế ư

Ví dụ 2: Vi t đo n chế ạ ương trình ngôn ng assembly đ c ng 5H v i 3H, dùng các ữ ể ộ ớthanh ghi AL, BL.

• MULTIPLY Nhân hai toán h ng/DIVIDE Chia hai toán h ng ạ ạ

Khi dùng l nh nhân, s đệ ố ược nhân ph i đả ược chuy n vào thanh ghi AX ho c AL ể ặCòn s nhân thì có th chuy n vào thanh ghi khác b t kỳ ho c m t đ a ch nh ố ể ể ấ ặ ộ ị ỉ ớ

Ví d : ụ MUL BX ; s nhân n m trong thanh ghi BX ố ằ

MUL MEM1 ; s nhân n m trong đ a ch nh mang nhãn MEM1 ố ằ ị ỉ ớ Khi hai byte nhân v i nhau thì k t qu đ ớ ế ả ượ c g i l u vào thanh ghi AX ử ư

Ví dụ Vi t đo n chế ạ ương trình nhân 5H v i 3H, dùng thanh ghi CL.ớ

MOV AL, 05H ; AL ← 05H (s đố ược nhân)MOV CL, 03H ; CL ← 03H (s nhân)ố

MUL CL ; AL ← 0FH (k t qu )ế ả

Ví d ụ 6: Vi t đo n ch ế ạ ươ ng trình đ chia 6H cho 3H, dùng ể thanh ghi CL.

􀂄 ABSOLUTE L y tr tuy t đ i toán h ng ấ ị ệ ố ạ

􀂄 NEGATE Đ i d u toán h ng (l y bù 2) ổ ấ ạ ấ

􀂄 INCREMENT Tăng toán h ng thêm 1 ạ

􀂄 DECREMENT Gi m toán h ng đi 1 ả ạ

􀂄 COMPARE Tr hai toán h ng đ l p c ừ ạ ể ậ ờ

Các l nh logic ệ

Minh ho các l nh AND, OR, XORạ ệ

􀂄 Gi s có hai thanh ghi ch a d li u nh sau:ả ử ứ ữ ệ ư

Các l nh logic (ti p) ệ ế

• SHIFT D ch trái (ph i) toán h ng ị ả ạ

• ROTATE Quay trái (ph i) toán h ng ả ạ

• Các l nh vào ra chuyên d ng ệ ụ

INPUT Copy d li u t m t c ng xác đ nh đ a đ n đíchữ ệ ừ ộ ổ ị ư ế

OUTPUT Copy d li u t ngu n đ n m t c ng xác đ nhữ ệ ừ ồ ế ộ ổ ị

Các l nh chuy n đi u khi n ệ ể ề ể

JUMP (BRANCH) L nh nh y không đi u ki n:ệ ả ề ệ

􀂄 N p vào PC đ a ch c a l nh đ u tiên c a chạ ị ỉ ủ ệ ầ ủ ương trình con

L nh r nhánh có đi u ki n ệ ẽ ề ệ

􀂄 Trong l nh có kèm theo đi u ki n ệ ề ệ

􀂄 Ki m tra đi u ki n trong l nh: ể ề ệ ệ

􀂄 N u đi u ki n đúng chuy n t i th c hi n ế ề ệ ể ớ ự ệ

l nh v trí có đ a ch XXX,PC = XXX ệ ở ị ị ỉ

􀂄 N u đi u ki n sai chuy n sang th c hi n ế ề ệ ể ự ệ

l nh_k _ti p ệ ế ế

L nh CALL và RETURN ệ

L nh g i ch ệ ọ ươ ng trình con: l nh CALL ệ

􀂄 C t n i dung PC (ch a đ a ch c a l nh_k _ti p) ra Stack ấ ộ ứ ị ỉ ủ ệ ế ế

􀂄 N p vào PC đ a ch c a l nh đ u tiên c a ch ạ ị ỉ ủ ệ ầ ủ ươ ng trình con đ ượ c

g i ọ

􀂄 B x lý đ ộ ử ượ c chuy n sang th c hi n ch ể ự ệ ươ ng trình con t ươ ng

ng

ứ

L nh tr v t ch ệ ở ề ừ ươ ng trình con: l nh RETURN ệ

􀂄 L y đ a ch c a l nh_k _ti p đ ấ ị ỉ ủ ệ ế ế ượ c c t Stack n p tr l i cho ấ ở ạ ả ạ

PC

􀂄 B x lý đ ộ ử ượ c đi u khi n quay tr v th c hi n ti p l nh n m ề ể ở ề ự ệ ế ệ ằ

sau l nh CALL ệ

• Khái ni m v đ nh đ a ch (addressing) ệ ề ị ị ỉ

V S l ố ượ ng các tham s trong m t l nh ố ộ ệ

• V.1 H l nh không có tham s còn g i là máy ngăn x p (Stack ệ ệ ố ọ ế

H l nh m t tham s ệ ệ ộ ố

• Lo i máy s d ng m t thanh ạ ử ụ ộ

ghi dùng chung đóng vai trò

làm tham s th hai cho h ố ứ ệ

th ng ố

• Thanh ghi dùng chung này

đ ượ c g i là thanh ghi tích lũy ọ

(accumulator Reg).

• H l nh này s d ng hai l nh ệ ệ ử ụ ệ

LOAD – ACC: N p d li u vào ạ ữ ệ

thanh ghi tích lũy.STORE – ghi

d li u t thanh ghi tích lũy ra ữ ệ ừ

b nh ộ ớ

• Ví d : ụ

• Y= X+Z

• LOAD – ACC X : N p X vào ạ

• ADD Z : Đ ượ c ghi vào thanh ghi tích lũy

• STORE Y : Đ a Y t ư ừ thanh ghi tích lũy ra b nh ộ ớ

• Nh ượ c đi m: cho phép s ể ử

d ng ít thanh ghi nên trong ụ quá trình tính toán h u h t ề ế

QUI TRÌNH TH C HI N L NH Ự Ệ Ệ

Qui trình th c hi n m t l nh đ ự ệ ộ ệ ượ c chia làm 5 giai đo n ạ

L y l nh (Instruction fetch- IF)ấ ệ

Gi i mã l nh (Instruction decording- ID)ả ệNap cac tham sô cho lênh (Operands Fetch-OF)̣ ́ ́ ̣

X lý l nh (Excute - EX)ử ệ

Va ghi kêt qua (Operand Write-OW)̀ ́ ̉

L y l nh (Instruction fetch- IF)ấ ệ

Gi i mã l nh (Instruction decording- ID)ả ệNap cac tham sô cho lênh (Operands Fetch-OF)̣ ́ ́ ̣

X lý l nh (Excute - EX)ử ệ

Va ghi kêt qua (Operand Write-OW)̀ ́ ̉

Kh i ố tính toán

1000

1000 2

Giao di n ệ vào ra

Kh i tính ố toán

SIMD –Single instruction multiple data-M t dòng ộ

ch y l nh, nhi u dòng ch y d li u (ý t ả ệ ề ả ữ ệ ưở ng song song)

2

Dùng ph bi n, gi i quy t các bài toán đ n gi n ổ ế ả ế ơ ả

Dùng ph bi n, gi i quy t các bài toán đ n gi n ổ ế ả ế ơ ả

Gi i quy t bài toán ph c t p nh d báo th i ti t ả ế ứ ạ ư ự ờ ế

Gi i quy t bài toán ph c t p nh d báo th i ti t ả ế ứ ạ ư ự ờ ế