GT kỹ thuật số trung cấp nghề

Có vô số thiết bịchỉ có hai trạng thái hoạt động hay vận hành ở hai điều kiện đối lập nhau như:bóng đèn sáng/tối, điốt dẫn/không dẫn, rơle ngắt/đóng, … Trong thiết bị điện tử số, thông t

BÀI 1: QUAN HỆ LOGIC CƠ BẢN VÀ THÔNG DỤNG

A GIỚI THIỆU CHUNG

1.1 Trạng thái nhị phân và mức logic

Trong hệ thống kỹ thuật số, thông tin được xử lý đều biểu diễn dưới dạngnhị phân Bất kỳ thiết bị nào chỉ có hai trạng thái hoạt động đều có thể biểu diễnđược các đại lượng dưới dạng nhị phân

Ví dụ một công tắc chỉ có hai trạng thái hoạt động là đóng hoặc mở Ta

có, thể quy ước công tắc mở biểu diễn nhị phân 0 và công tắc đóng biểu diễn nhịphân 1 Với quy ước này ta có thể biểu diễn số nhị phân bất kỳ Có vô số thiết bịchỉ có hai trạng thái hoạt động hay vận hành ở hai điều kiện đối lập nhau như:bóng đèn (sáng/tối), điốt (dẫn/không dẫn), rơle (ngắt/đóng), …

Trong thiết bị điện tử số, thông tin nhị phân được biểu diễn bằng hiệuđiện thế (hay dòng điện) tại đầu vào hay đầu ra của mạch Thông thường, số nhịphân 0 và 1 được biểu diễn bằng hai mức điện thế danh định Ví dụ: 0V có thểbiễu diễn bằng nhị phân 0 và +5V biễu diễn bằng nhị phân 1 Trên thực tế, các

số 0 hoặc 1 được biểu diễn bằng một khoảng điện thế quy định nào đó

Ví dụ: Điện thế từ 0V đến 0.8V biểu thị nhị phân 0 và điện thế từ 3V đến

5V biểu diễn nhị phân 1

Đại số logic còn được gọi là đại số Boole Lý thuyết này do George Boole nhà toán học người Anh đưa ra năm 1847.

1.2 Cơ sở của đại số logic

Mạch số hoạt động ở chế độ nhị phân, nơi mỗi điện thế vào và ra sẽ có giátrị 0 hoặc 1; việc chỉ định giá trị 0 và 1 biểu thị khoảng điện thế định sẵn Đặcđiểm này của mạch logic cho phép sử dụng đại số logic làm công cụ phân tích

và thiết kế các hệ thống kỹ thuật số

Đại số logic dùng để phân tích hay thiết kế những mạch điện có quan hệgiữa biến và hàm Trong đó biến và hàm chỉ nhận một trong hai giá trị là 0 và 1,hai giá trị này không biểu thị số lượng to nhỏ cụ thể mà chủ yếu là để biểu thịhai trạng thái logic khác nhau (đúng và sai, cao và thấp, mở và đóng) Đại sốlogic là phương tiện biểu diễn mối quan hệ giữa đầu ra và đầu vào của mạchlogic dưới dạng phương trình đại số Đầu vào sẽ được xem là các biến logic cómức logic quyết định mức logic của đầu ra (hàm logic) tại thời điểm bất kỳ.Biến logic và hàm logic thường được ký hiệu bằng chữ cái

Tóm lại ta có:

- xi là biến logic khi xi chỉ lấy một trong hai giá trị là 0 và 1

- Tập hợp n biến logic có 2n tổ hợp giá trị khác nhau Giá trị thập phân

tương ứng biểu diễn các tổ hợp này là: 0 đến (2n – 1)

- F(x1, x2, …,xn) là hàm logic khi các biến của hàm là biến logic và F chỉ lấy một trong hai giá trị 0 hoặc 1

Trong thực tế, đại số logic chỉ có ba phép toán cơ bản: OR, AND và NOT.Các phép toán cơ bản này được gọi là phép toán logic

1.3 Các quy tắc và các định lí cơ bản của Đại số logic

I Các phần tử logic cơ bản

1 Cổng AND

1.1 Phép toán AND hay còn được gọi là phép nhân logic.

a Phương trình logic AND :

- Phương trình logic AND hai đầu vào:

- Xét mạch điện minh hoạ quan hệ logic OR:

- Bảng hoạt động của mạch điện:

là 0, đầu ra Y bằng 1 là trạng thái đèn Y sáng, đầu ra Y bằng 0 là trạng thái đèn

-Đầu vào -Đầu ra

a Định nghĩa: Cổng AND là mạch có từ hai đầu vào trở lên và chỉ có 1 đầu ra

bằng tổ hợp AND các biến đầu vào

Cổng AND được sử dụng rộng rãi trong máy tính và mạch số Các loại ICchứa cổng AND là:

- IC 7408 chứa 4 cổng AND 2 đầu vào với mức điện áp hoạt động là 5V

- IC 7411 chứa 3 cổng AND 3 đầu vào với mức điện áp hoạt động là 5V

- IC 4081 chứa 4 cổng AND 2 đầu vào IC 4081 thuộc họ CMOS, điện áp hoạt động từ 3-15V nhưng cao nhất là 18V

Trong đó: X1 , X2 là các biến đầu vào

- Xét mạch điện minh hoạ quan hệ logic OR:

- Bảng hoạt động của mạch điện:

là 0, đầu ra Y bằng 1 là trạng thái đèn Y sáng, đầu ra Y bằng 0 là trạng thái đèn

-a Định nghĩa: Cổng OR là mạch có từ hai đầu vào trở lên và chỉ có 1 đầu ra

bằng tổ hợp OR các biến đầu vào

Cổng OR được sử dụng trong dụng cụ đo số Các loại IC chứa cổng OR là:

- IC 7432: Chứa 4 cổng OR 2 đầu vào, điện áp hoạt động là 5V

- IC 74071B: Chứa 4 cổng OR 3 đầu vào, điện áp hoạt động từ 3-15V

- IC 74075B: Chứa 3 cổng OR 3 đầu vào, điện áp hoạt động từ 3-15V

- LED sáng khi có ít nhất 1 công tắc được đóng

- LED sẽ tối khi tất cả các công tắc mở

B1: Gọi 3 công tắc là 3 biến đầu vào: X1, X2, X3, khi công tắc đóng thìcác biến đầu vào có giá trị là 1, khi công tắc mở thì các biến đầu vào có giá trị

3 Cổng NOT

3.1 Phép toán NOT hay còn được gọi là phép phủ định logic.

a Phương trình logic NOT:

- Phương trình logic NOT :

Y = XTrong đó: X biến đầu vào

b Bảng trạng thái:

- Xét mạch điện minh hoạ quan hệ logic NOT:

- Bảng hoạt động của mạch điện:

- Bảng trạng thái:

3.2 Cổng NOT:

a Định nghĩa: Là mạch duy nhất có một đầu vào và đầu ra luôn có mức logic

ngược với mức logic của đầu vào

Cổng NOT được sử dụng trong mạch giải mã ( nhị phân sang thập phân)

IC chứa cổng NOT là:

- IC 7404 chứa 6 cổng NOT, điện áp hoạt động là 5V

- IC 7449B chứa 6 cổng NOT, điện áp hoạt động là 3-15V

5 Cổng NAND

a Phương trình logic NAND:

- Phương trình logic NAND hai đầu vào:

X

2

X1

Y

Trước hết hãy xem 1 ví dụ của việc cần thiết phải dùng mạch so sánh: đó

là việc điều khiển nhiệt độ của 1 lò nhiệt như hình dưới đây: 1 bộ cảm biến sẽchuyển đổi tình trạng nhiệt độ của lò thành tín hiệu điện tương ứng với 1 nhiệt

độ xác định Bộ so sánh làm nhiệm vụ so sánh tín hiệu vừa đưa về với tín hiệu

đã cài đặt Tuỳ theo tín hiệu ngõ ra, sẽ ra quyết định để cơ cấu chấp hành giatăng, giảm hay giữ nguyên nhiệt độ thậm chí có thể kết hợp để báo động hiển thị

về tình trạng của lò

X2

X1

t t t Y

X2X

Để đơn giản, giả sử tín hiệu đưa về là A, chỉ có 2 mức logic là cao và thấp(tín hiệu số 1 bit) Tín hiệu đem so sánh là B (tín hiệu cài đặt)

Sẽ có 3 trường hợp xảy ra cho ngõ ra :

2 Mạch dùng cổng collector để hở (TTL(Transistor-Transistor-logic) ngõ ra

cực thu để hở)

Cấu trúc của một cổng NAND 2 ngõ vào và có ngõ ra cực thu để hở:

Nhận thấy trong cấu trúc của mạch không có điện trở hay Transistor nối

từ cực thu của Transistor ra dưới Q3 (Transistor nhận dòng ) lên Vcc Khi giaotiếp tải ta phải thêm bên ngoài mạch một điện trở nối từ ngõ ra Y lên Vcc gọi làđiện trở kéo lên (pull up resistor Rp) có trị số từ trên trăm ohm đến vài kilo Ohmtuỳ theo tải Chẳng hạn với mạch cổng NAND ở trên ta muốn điều khiển tải làmột đèn led, led sáng khi ngõ ra ở mức thấp, vậy điện trở kéo lên có thể đượctính toán như sau :

Có thể dùng 270 hay 330 Ohm, đây cũng chính là điện trở hạn dòng choled Còn khi muốn led sáng ở mức cao thì:

Khi này dòng ra sẽ là:

Với điện áp đặt trên led bằng áp VCE của Q3, led sẽ tắt Bây giờ ta sẽ thựchiện nối chung nhiều ngõ ra cực thu để hở lại với nhau (chẳng hạn 3 cổngNAND) xem có gì xảy ra.

Nếu Q3 của cả 3 cổng NAND đều tắt, tức là ngõ ra đều ở cao, chúng nối

chung lại với nhau, vậy ngõ ra chung tất nhiên ở cao

Khi một trong 3 cổng NAND có ngõ ra ở thấp (Q3 dẫn) thì sẽ có dòng đổ

từ nguồn qua điện trở kéo lên để đi vào cổng NOT này, vậy ngõ ra nối chung sẽphải ở thấp, mức thấp này không ảnh hưởng gì đến 2 Transistor Q3 của 2 cổngkia cả

Như vậy ngõ ra nối chung này hoạt động như là ngõ ra của 1 cổng AND

mà 3 ngõ vào chính là 3 ngõ ra của các cổng nối chung ngõ ra Đây được gọi làcách nối AND các ngõ ra lại với nhau, ta cũng có thể chuyển qua cách nối NORtheo định lý De Morgan

Qua hình so sánh ở trên sẽ thấy cách dùng cổng NAND thường sẽ tốnkém và phức tạp hơn cách dùng cổng NAND cực thu để hở (open colector: CO)

mặc dù cả 2 cách đều dùng để thực hiện hàm logic:

3 Mạch dùng cổng ba trạng thái

Đặt vấn đề: Trong các mạch logic bình thường có hai trạng thái của

đầu ra, LOW (L) và HIGH (H) Nếu đầu ra không phải ở trạng thái L thì đầu rachắc chắn ở trạng thái H và ngược lại Trong hệ thống phức tạp như máy vi tính,

đường chung gọi là Bus mà nó lại có thể đi điều khiển một số lượng đầu vào củamột số cổng nào đó Khi một số đầu ra được nối với Bus, chúng ta gặp phải vàikhó khăn là:

- Các đầu ra Totem pole không thể nối với nhau do dòng điện rất lớn

từ nguồn cung cấp và nhiệt sinh ra có thể làm hỏng IC

- Các đầu ra hở Collector có thể nối với nhau với một điện trởCollector chung được nối bên ngoài Điều này sẽ gây ra vấn đề về tải và tốc độhoạt động

Để khắc phục những khó khăn này, các mạch đặc biệt đã được tạo ratrong đó có thêm một trạng thái các đầu ra gọi là trạng thái thứ 3 hay trạng tháitrở kháng cao phụ thêm trạng thái L và H Những mạch này gọi là TRI–STATE

dẫn, dòng đổ qua R1 xuống mass, mà không đổ vào Q2 Q2 ngắt kéo theo Q3

ngắt Cùng lúc dòng qua R2 sẽ đổ qua diode D1 xuống mass, tức là Q4 cũngkhông dẫn Trong điều kiện cả Q3 và Q4 đều không dẫn, ngõ ra Y chẳng nối với

mass hay nguồn gì cả, tổng trở ngõ ra là rất cao, đây chính là trạng thái thứ 3 củamạch Khi này nếu có nối nhiều ngõ ra lại với nhau thì khi ở trạng thái thứ 3, cácngõ ra sẽ không bị ảnh hưởng bởi nhau Lợi dụng đặc điểm này ta có thể tạo nênđường bus chung:

Trên hình vẽ cho ta thấy khi C1, C2, C3 ở mức cao, ngõ ra 3 cổng này ở Zcao, nếu C0 ở mức thấp thì tín hiệu D0 sẽ được đưa tới Y

Khi C1 ở mức thấp còn các C0, C2, C3 ở mức cao thì tín hiệu D1 sẽ đượcđưa tới Y

Tương tự khi ta đưa đường khiển của cổng nào xuống thấp thì tín hiệuđường đó được đưa lên bus Tuy nhiên khi đã nối chung các ngõ ra 3 trạng tháilại với nhau thì không nên cho nhiều ngõ điều khiển xuống thấp vì khi này sẽxảy ra tình trạng tranh chấp bus Đây có thể coi là một cách ghép kênh dữ liệu,cách này ngày nay đang được sử dụng rộng rãi, đặc biệt trong lĩnh vực máy tính

Kí hiệu cho mạch có ngõ ra 3 trạng thái là thêm dấu tam giác nhỏ Cũngcần lưu ý là ngõ điều khiển C cũng có thể tác động ở mức cao để đặt ngõ ra ởtrạng thái tổng trở cao, điều này do công nghệ chế tạo thay đổi mạch thêm mộtchút

Bài 2: BỘ DỒN KÊNH (MUX) VÀ PHÂN KÊNH (DEMUX)

Làm sao để 8 người ở 1 đầu nói và nghe được 8 người ở đầu bên kia cùng một lúc? Ta không thể dùng 8 đường dây để kết nối cho 8 đường tín hiệu được vì tốn kém,

bị nhiễu giữa các đường dây hay suy giảm tín hiệu trên đường dây đặc biệt khi khoảng cách truyền xa lên hay có nhiều hơn số đường cần truyền (16, 32, 100,…) Có 1 cách

là ghép các đường tín hiệu lại với nhau để giảm bớt số đường truyền và rõ ràng bên nhận được cũng phải tách đường nhận được trở lại 8 đường tín hiệu ban đầu nhưng

để không lẫn lộn giữa các đường tín hiệu ghép lại thì cần phải đặt cho mỗi đường một

mã riêng Mạch điện tử thực hiện chức năng ghép nhiều đường lại với nhau được gọi

là mạch dồn kênh còn mạch điện tử sẽ tách đường nhận được ra nhiều đường tín hiệu ban đầu được gọi là mạch tách kênh

Mạch dồn kênh và tách kênh ngày nay được sử dụng rất rộng rãi trong nhiều lĩnh vực hiện đại liên quan trực tiếp tới điện tử như ghép tách kênh điện thoại, kênh truyền hình, truyền dữ liệu nối tiếp, mạng truyền internet,… Với tần số hoạt động được của các IC mạch số hàng MHZ trở lên nên cho phép ghép truyền được rất nhiều đường tín hiệu và dữ liệu đi coi như là đồng thời Phần này ta sẽ tìm hiểu về các mạch dồn kênh, tách kênh dùng IC số và những ứng dụng liên quan.

I BỘ DỒN KÊNH (MUX: Multiplexer)

1 Khái niệm chung:

a Định nghĩa: Mạch hợp kênh số (Digital multiplexer) là mạch logic

chấp nhận nhiều đầu vào dữ liệu số, chọn ra một trong số chúng tại thời điểmxác định để chuyển đến đầu ra Hoạt động lộ trình từ đầu vào đến đầu ra do đầuvào SELECT (còn gọi là đầu vào địa chỉ) chi phối

b Sơ đồ chức năng của một bộ hợp kênh số tổng quát:

c Nguyên lý hoạt động: Ta thấy MUX hoạt động như 1 công tắc nhiều vị trí

được điều khiển bởi mã số Mã số này là dạng số nhị phân, tuỳ tổ hợp số nhịphân này mà ở bất kì thời điểm nào chỉ có 1 ngõ vào được chọn và cho phép đưatới ngõ ra

Các mạch dồn kênh thường gặp là 2 sang 1, 4 sang 1, 8 sang 1, … Nói chung

I0

I1I

Y

S

I1

I2

c Nguyên lý hoạt động:

Mạch trên có 2 ngõ điều khiển chọn là S0 và S1 nên chúng tạo ra 4 trạngthái logic Mỗi một trạng thái tại một thời điểm sẽ cho phép 1 ngõ vào I nào đóqua để truyền tới ngõ ra Y Như vậy tổng quát nếu có 2n ngõ vào song song thìphải cần n ngõ điều khiển chọn

Ngoài những ngõ như ở trên, mạch thường còn có thêm ngõ G : được gọi

là ngõ vào cho phép (enable) hay xung đánh dấu (strobe) Mạch tổ hợp có thể có

1 hay nhiều ngõ vào cho phép và nó có thể tác động mức cao hay mức thấp Nhưmạch dồn kênh ở trên, nếu có thêm 1 ngõ cho phép G tác động ở mức thấp, tức

là chỉ khi G = 0 thì hoạt động dồn kênh mới diễn ra còn khi G = 1 thì bất chấpcác ngõ vào song song và các ngõ chọn, ngõ ra vẫn giữ cố định mức thấp (có thểmức cao tuỳ dạng mạch)

Như vậy, khi G = 0

Nhận thấy rằng tổ hợp 4 cổng NOT để đưa 2 đường điều khiển chọn S0, S1

vào các cổng AND chính là 1 mạch mã hoá 2 sang 4, các ngõ ra mạch mã hoánhư là xung mở cổng AND cho 1 trong các đường I ra ngoài Vậy mạch trêncũng có thể vẽ lại như sau:

Cấu trúc mạch dồn kênh 4 sang 1 Dồn kênh 4 sang 1 từ giải mã 2

Trong đó: S0, S1, S2 là các đầu vào chọn (đầu vào điều khiển)

I0, I 1, I 2, I 3, I 4, I 5, I 6, I 7 là các đầu vào dữ liệu

Sơ đồ ghép như sau:

b) Chuyển đổi song song sang nối tiếp :

Các dữ liệu nhị phân nhiều bit, chẳng hạn mã ASCII, word, thườngđược xử lí song song, tức là tất cả chúng được làm 1 lúc Trong máy tính, dữliệu được di chuyển từ nơi này đến nơi khác cùng 1 lúc trên các đường dẫn điệnsong song gọi là các bus Khi dữ liệu được truyền đi qua khoảng cách dài chẳnghạn hàng chục mét thì cách truyền song song không còn thích hợp vì tốn nhiềuđường dây, rồi nhiễu, Lúc này mạch dồn kênh có thể dùng như mạch chuyểnđổi song song sang nối tiếp tương tự như mạch ghi dịch

Cách nối:

Mạch ở hình trên cho phép truyền dữ liệu 16 bit trên đường truyền nốitiếp thông qua IC dồn kênh 74LS150 Tất nhiên cần 1 mạch đếm để tạo mã sốnhị phân 4 bit cho 4 ngõ chọn của mạch dồn kênh (chẳng hạn 74LS93) Mạch

đếm hoạt động khiến mã chọn thay đổi từ 0000 rồi 0001, rồi đến 1111 và lạivòng trở lại 0000 đếm liên tiếp khiến dữ liệu vào song song được chuyển đổiliên tiếp sang nối tiếp Cũng cần phải có một mạch dao động để tạo xung kíchcho mạch đếm, nếu tần số dao động tạo xung kích cho mạch đếm rất lớn thì dữliệu được luân chuyển nhanh, và với tốc độ lớn như vậy với cảm nhận của conngười thì dữ liệu dường như được truyền đồng thời Nguyên lí này được áp dụngcho ghép kênh điện thoại và nhiều ứng dụng Transistor

c) Dùng dồn kênh để thiết kế tổ hợp :

Các mạch dồn kênh với hoạt động logic như đã xét ở trước ngoài cáchdùng để ghép nhiều đường ngõ vào còn có thể dùng để thiết kế mạch tổ hợp đôikhi rất dễ dàng vì :

- Không cần phải đơn giản biểu thức nhiều

- Thường dùng ít IC

- Dễ thiết kế

Bài toán thiết kế mạch tổ hợp như bảng dưới đây cho thấy rõ hơn điều này

Ví dụ : Thiết kế mạch tổ hợp thỏa mãn bảng trạng thái sau:

Từ bảng sự thật ta có biểu thức logic là :Y=ABC+ABC+ABC+ABC

Đây là biểu thức thuộc dạng tổng của các tích.Như cách thiết kế ở trước ta sẽ sử dụng cáccổng logic gồm 3 cổng NOT, 4 cổng NAND,

1 cổng OR, còn nếu chuyển sang dùng toàncổng NAND không thì phải cần tới 3 cổngNAND 2 ngõ vào, 4 cổng NAND 3 ngõ vào

và 1 cổng NAND 4 ngõ vào chưa kể là phảiđơn giản biểu thức nếu có thể trước khi thựchiện

Bây giờ ta sẽ sử dụng IC dồn kênh 8 sang 1 3

ngõ vào A, B, C sẽ được nối tới 3 ngõ chọn của IC,

căn cứ vào thứ tự tổ hợp trong bảng nếu Y là 0 thì

sẽ phải nối ngõ vào ghép kênh tương ứng xuống

mass, còn nếu Y là 1 thì nối ngõ vào ghép kênh

tương ứng lên nguồn (có thể qua R giá trị 1K như

hình bên)

II BỘ PHÂN KÊNH (DMUX)

1 Khái niệm

a Định nghĩa:

DMUX hoạt động ngược lại với MUX: một đầu vào dữ liệu và phân phối

dữ liệu cho nhiều đầu ra Mã đầu vào SELECT quyết định truyền đầu vào dữliệu (D) đến đầu ra nào

b Sơ đồ khối của bộ phân kênh:

c Nguyên lý hoạt động: bộ phân kênh lấy một nguồn dữ liệu vào và phân phối

có chọn lọc đến 1 trong số n kênh ra, tương tự 1 chuyển mạch nhiều tiếp điểm

2 Cấu trúc mạch phân kênh 2 ngõ ra dùng các cổng logic cơ bản.

I

DMUX 1:2

Y

1

Y2I

Đầu vào chọn Đầu ra

Trong đó: S0, S1, S2 là các đầu vào chọn (đầu vào điều khiển)

D là đầu vào dữ liệu

F0, F1, F2, F3, F4, F5, F6, F7 là các đầu ra

b Sơ đồ mạch:

c Bảng trạng thái:

BÀI 3: CÁC LOẠI FLIP-FLOP CƠ BẢN

Đặt vấn đề: Chương trước đã đề cập đến các mạch tổ hợp từ các cổng

logic đơn giản đến các mạch tích hợp MSI phức tạp hơn như mạch chuyển đổi

mã, dồn kênh, tách kênh Chúng có một đặc điểm là ngõ ra sẽ thay đổi trạng tháitheo trạng thái ngõ vào mà không kể tới các trạng thái trước đó của nó, nghĩa làchúng không có tính nhớ Ở bài này, ta sẽ nói đến một loại lớn khác của mạch

số, đó là mạch tuần tự Khác với mạch tổ hợp, trạng thái ngõ ra của mạch tuần tựtuỳ thuộc không những vào các trạng thái ngõ vào mà còn vào cả 2 trạng tháitrước đó của ngõ ra Không những thế, trạng thái ngõ ra sẽ không thay đổi ngaykhi ngõ vào thay đổi mà lại còn phải đợi đến khi có xung lệnh gọi là xung đồng

hồ (clock) Như vậy mạch tuần tự vừa có tính nhớ vừa có tính đồng bộ Cả mạch

tổ hợp và tuần tự đều được sử dụng nhiều trong các hệ thống số Một hệ tuần tự

có thể biểu diễn một cách tổng quát như sau:

Phần tổ hợp sẽ nhận tín hiệu logic từ đầu vào bên ngoài và từ đầu ra củacác phần tử nhớ, nó tính toán dựa vào các đầu vào này để cho ra các đầu ra khácnhau, trong đó một phần được đem sang khối các phần tử nhớ để cất giữ đi; đầu

ra của phần tử nhớ có thể đưa ra ngoài hay đưa điều khiển phần tổ hợp Phầnđiều khiển sẽ cho phép phần nhớ và tổ hợp hoạt động theo một số yêu cầu đề ra

Như vậy, các đầu ra của hệ thống số vừa phụ thuộc vào các đầu vào vừaliên quan đến thông tin đã lưu trữ bên trong của phần tử nhớ Phần tử nhớ có thể

là một mạch logic nhưng có khi chỉ là một đường nối phản hồi từ ngõ ra về ngõvào

Trigơ trong tiếng Anh gọi là Flip – Flop viết tắt là FF Nó là một phần tử

tác động của các tín hiệu điều khiển ở lối vào, trigơ có thể chuyển về một tronghai trạng thái cân bằng, và giữ nguyên trạng thái đó chừng nào chưa có tín hiệuđiều khiển làm thay đổi trạng thái của nó

Trạng thái tiếp theo của trigơ phụ thuộc không những vào tín hiệu ở lốivào mà còn phụ thuộc vào cả trạng thái đang hiện hành của nó

Đang chạy, nếu ngừng các tín hiệu điều khiển ở lối vào nó vẫn có khảnăng giữ trạng thái hiện hành của mình trong một thời gian dài, chừng nào mànguồn điện nuôi mạch trigơ không bị ngắt thì thông tin dưới dạng nhị phân lưugiữ trong trigơ vẫn được duy trì

Như vậy, nó được sử dụng như một phần tử nhớ Trigơ được cấu thành từ

1 nhóm các cổng logic, mặc dù cổng logic tự thân nó không có khả năng lưu trữ,nhưng có thể nối nhiều cổng với nhau theo cách thức cho phép lưu giữ đượcthông tin Mỗi sự sắp xếp cổng khác nhau sẽ cho ra các trigơ khác nhau

Trigơ có nhiều đầu vào điều khiển và chỉ có hai đầu ra luôn luôn ngược

nhau là Q và Q Trong đó, Q là đầu ra thường; Q là đầu ra đảo.

Sơ đồ khối tổng quát của một trigơ:

- Khi Q = 1, Q = 0 ta nói FF ở trạng thái 1 hay trạng thái cao; trạng thái này

còn được gọi là trạng thái Set (thiết lập)

- Khi Q = 0,Q =1 ta nói FF ở trạng thái 0 hay trạng thái thấp; trạng thái này còn

gọi là trạng thái Reset (tái thiết lập hay xoá)

1 Flip-Flop RS cơ bản

Vì lí do đối xứng nên hoạt động thiết lập và xoá mạch chốt ngược nhau

- Khi để ngõ vào thường nghỉ S= 0 R=0

Trạng thái ra không thay đổi tức là trước đó như thế nào thì sau vẫn vậy (Qn+1 =

Qn)

- Khi thiết lập và xoá cùng lúc S = 1, R = 1 Cả 2 cổng NOR đều có mứcvào là 0 nên mức ra là 1, đây là điều kiện không mong muốn vì đã quy ước Q và

Q có trạng thái logic ngược nhau Hơn nữa khi S, R trở lại mức cao (1) thì sẽkhông thể dự đoán Q và Q thay đổi như thế nào; vì vậy trạng thái này khôngđược sử dụng còn gọi là trạng thái cấm

2 Flip-Flop RS đồng bộ

a Ký hiệu:

Trong đó: Pr và Cl là hai đầu vào không đồng bộ

Pr là đầu vào thiết lập lại (Preset)

Cl là đầu vào xoá (Clear)

Ck là đầu vào xung nhịp (Clock)

(Có tài liệu kí hiệu Ck là CLK)

c Nguyên lý làm việc: (hoạt động dựa trên bảng trạng thái)

Ý nghĩa của tín hiệu đồng bộ Ck:

Đối với các FF đồng bộ, các ngõ ra chỉ thay đổi trạng thái theo ngõ vàoDATA khi xung Ck tồn tại mức 1 (đối với FF tác động mức 1), hoặc xung Cktồn tại mức 0 (đối với FF tác động mức 0), hoặc xung Ck ở sườn lên (đối với FFtác động sườn lên), xung Ck ở sườn xuống (đối với FF tác động sườn xuống),còn tất cả các trường hợp khác của Ck thì ngõ ra không thay đổi trạng thái theocác ngõ vào mặc dù lúc đó các ngõ vào có thay đổi trạng thái

3 Flip-Flop RS master-slave

a Ký hiệu:

b Sơ đồ mạch:

c Nguyên lý hoạt động:

Hoạt động của FF được giải thích như sau:

- Do CKScủa tầng tớ là đảo của CKM= CKcủa tầng chủ nên khi CK=1, tầng chủgiao hoán thì tầng tớ ngưng Trong khoảng thời gian này, dữ liệu từ đầu vào R

và S được đưa ra và ổn định ở đầu ra R’ và S’ của tầng chủ, tại thời điểm xung

CKxuống thấp, R’ và S’ được truyền đến đầu ra Q và Q

- Đối với trường hợp R = S =1 khi CK=1 thì R’= S’ =1, nhưng khi CK xuốngthấp thì một trong hai đầu ra này xuống thấp, do đó mạch thoát khỏi trạng tháicấm, nhưng S’ hay R’ xuống thấp trước thì không đoán trước được nên mạch rơivào trạng thái bất định

Tóm lại, FF RS chủ tớ đã thoát khỏi trạng thái cấm nhưng vẫn rơi vàotrạng thái bất định, đồng thời ta được FF có đầu vào xung đồng hồ tác động bởicạnh xuống của tín hiệu CK

Để có FF RS có đầu vào xung đồng hồ tác động bởi cạnh lên của tín hiệu

CKta có thể dời cổng NOT đến đầu vào FF chủ và cho tín hiệu CKvào thẳng FF

tớ Mặc dù thoát khỏi trạng thái cấm nhưng FF RS chủ tớ vẫn còn trạng thái bấtđịnh nên người ta ít sử dụng FF RS trong trường hợp R=S

logic 1 về mức logic 0 (CLK chuyển từ 0 lên 1) trigơ chủ ở trong trạng thái nhớ,

trigơ tớ sao chép lại trạng thái của trigơ chủ Bởi vì trong thời gian trigơ tớ xác

lập trạng thái thì trigơ chủ ở trạng thái nhớ, nên các thay đổi ở bên ngoài không

hề ảnh hưởng đến quá trình xác lập trạng thái lối ra của trigơ, chính vì thế hoạtđộng của trigơ JK master – slave mang tính dứt khoát vào ổn định cao hơn làtrigơ khác

Nếu trigơ có xung nhịp tác động bởi sườn dương thì lối ra sẽ thay đổitrạng thái theo đầu vào điều khiển ứng với sườn âm của xung nhịp và ngược lại

5 Flip-Flop kích bằng sườn xung (Edge Triggered FF)

a Đặt vấn đề:

Trigơ không đồng bộ đầu ra sẽ thay đổi trạng thái bất kỳ thời điểm nào có

sự tác động của đầu vào, vì thế trạng thái của trigơ sẽ không ổn định khi lối vàochịu ảnh hưởng của nhiễu Để khắc phục nhược điểm trên người ta dùng trigơđồng bộ, nghĩa là thêm vào một đầu vào xung nhịp Clock (CLK, CK) điều khiểnchung cho cả hai lối vào Chỉ khi nào có tác động của xung nhịp này thì trigơmới chuyển trạng thái theo tác động của đầu vào

Thời gian xung CLK * kéo dài từ

2÷5ns lúc cả CLK và CLK cùng cao

(bằng thời gian trễ do truyền qua cổng

NOT.)

c Nguyên lý hoạt động:

Khi có xung nhịp tác động FF hoạt động đúng bảng trạng thái, khi không

có xung nhịp tác động, đầu ra của FF giữ không đổi trạng thái, nghĩa là trạngthái FF bị chốt lại

Trigơ D là loại trigơ được dùng nhiều trong các bộ ghi lưu trữ các bit thông tinnhị phân Trigơ D có một lối vào dữ liệu được ký hiệu bằng chữ D.

7 Flip-Flop T

7.1 Flip-Flop T cơ bản

Hoạt động dựa theo bảng trạng thái sau:

b Đặc điểm cơ bản:

Trigơ T có một lối vào điều khiển được ký hiệu bằng chữ T Trigơ T hoạtđộng theo nguyên tắc sau: khi đầu vào T ở mức logic 0 thì đầu ra giữ nguyêntrạng thái còn khi đầu vào T ở mức logic 1 thì đầu ra lật lại trạng thái trước đó.Chính vì vậy nó có tên là T lấy theo chữ đầu của thuật ngữ tiếng Anh – Toggle

có nghĩa là lật Nhìn vào bảng trạng thái ta thấy nếu T = 1 thì trigơ T cơ bản cóđầu ra không xác định được nên Trigơ T chỉ làm việc ở chế độ đồng bộ

- Khi T=0, FF không đổi trạng thái dù có tác động của CLK

- Khi T=1, FF đổi trạng thái mỗi lần có xung CLK tác động

8 Một số vi mạch trigơ