Bài giảng Kỹ thuật Điện tử số

CÁC HỆ THỐNG SỐ ĐẾM VÀ MÃ 1.1 HỆ THỐNG SỐ, MÃ SỐ Hệ thống số đếm là một tập hợp các ký tự được sử dụng để biểu diễn các giá trị.. Một giá trị có thể được biểu diễn bằng nhiều cách khác

Trang 1

TRƯỜNG ĐẠI HỌC GIAO THÔNG VẬN TẢI

KHOA: ĐIỆN – ĐIỆN TỬ

ĐỀ CƯƠNG CHI TIẾT HỌC PHẦN

Tên học phần : Điện tử số

(45 tiết)

Giáo viên biên soạn: Võ Thiện Lĩnh

TP HCM THÁNG 11/ 2011

Trang 2

[Bài giảng Kỹ thuật điện tử số]

CHƯƠNG 1 CÁC HỆ THỐNG SỐ ĐẾM VÀ MÃ

1.1 HỆ THỐNG SỐ, MÃ SỐ

Hệ thống số đếm là một tập hợp các ký tự được sử dụng để biểu diễn các giá trị Người ta thường sử dụng một số hệ thống số đếm đơn giản và dễ sử dụng: Hệ thập phân (Decimal); hệ nhị phân (Binary); hệ bát phân (Octal); hệ thập lục phân (Hexadecimal);…Việc sử dụng hệ thống số đếm nào không ảnh hưởng tới hàm và mối tương quan toán học Một giá trị có thể được biểu diễn bằng nhiều cách khác nhau trong các hệ đếm khác nhau nhưng về bản chất thì không thay đổi: một số thực

dù được biểu diễn trong hệ thập phân hay hệ nhị phân vẫn là một số thực, một số âm trong hệ thập phân vẫn mang giá trị âm trong hệ nhị phân,…do đó kết quả của các phép toán số học (cộng, trừ, nhân, chia, khai căn, lũy thừa, logarit) không đổi dù được thực hiện trong hệ đếm nào

1.1.1 Hệ đếm thập phân (Decimal) và hệ đếm nhị phân (Binary)

a Hệ đếm thập phân (Decimal)

Một số trong hệ đếm thập phân được biểu diễn bởi các chữ số:

),0(

;9,

2,1,

),1(

;9,

2,1,

n n

m n

n

b b

b a

a a

b b b a a a N

1010

10

1010

,

)

(

2 2

1 1

0 0

1 1

2 1 0 1 10

Phần nguyên Phần thập phân

Trang 3

b Hệ đếm nhị phân (Binary)

Hệ đếm nhị phân sử dụng 2 chữ số: 0, 1 để biểu diễn một số

Trong đó:

),0(

;1,

a i  

),0(

;1,

b j  

Ví dụ:

0 1

2 3

4

2 1 2 0 2 1 2 1 2 0 2)

10110

3 2

1 0

1

2 1 2 1 2 0 2 1 2 1 2)

011,11

Mỗi chữ số trong hệ đếm nhị phân được gọi là 1 bit (Binary digit)

Bit tận cùng bên trái có trọng số lớn nhất và được gọi là MSB (Most Significant

Bit) Bit tận cùng bên phải có trọng số nhỏ nhất và được gọi là LSB (Least Significant)

Ví dụ: A=10011101

Với 2 bit “0” và “1” có thể biểu diễn trạng thái “ngắt dòng” (off) hay “thông dòng” (on) của một mạch điện tử nên hệ đếm nhị phân được sử dụng phổ biến trong điện tử số

Ngoài ra, người ta còn sử dụng một số khái niệm để chỉ một nhóm các bit

n n

m n

n

b b

b a

a a

b b b a a

a N

22

2

22

,

)

(

2 2

1 1

0 0

1 1

2 1 0 1 2

MSB LSB

Trang 4

0,1,2,3,4,5,6,7

),0(

;8,

2,1,

),1(

;8,

2,1,

;,

,,9,

2,1,

),1(

;,

,,9,

2,1,

n n

m n

n

b b

b a

a a

b b b a a

a N

88

8

88

,

)

(

2 2

1 1

0 0

1 1

2 1 0 1 8

m m

n n

m n

n hex

b b

b a

a a

b b b a a a N

1616

16

1616

,

)(

2 2

1 1

0 0

1 1

2 1 0 1

Trang 5

Để minh hoạ mã BCD ta lấy số thập phân 3184 Mỗi ký số đươc đổi sang số nhị phân tương như sau:

Trang 6

b Mã thừa 3 ( Excess – 3 code )

Mã thừa 3 của một số đượcthực hiện bằng cách lấy giá trị thập phân của số đó cộng thêm 3 rồi đổi sang số nhị phân bình thường

Thập phân BCD Thừa 3 Thập phân BCD Thừa 3

c Mã Gray ( Gray code )

Trong mã Gray hai mã số kề nhau chỉ thay đổi 1 bit như bảng

Trang 7

những ký tự đặc biệt, cũng như ký tự số Những mã này được gọi là mã chữ số Bộ

mã chữ số hoàn chỉnh gồm có 26 chữ thường, 26 chữ hoa , 10 ký tự số, 7 dấu chấm câu và chừng độ 20 đến 40 ký tự khác Ta có thể nói rằng mã chữ số biểu diễn mọi ký

tự và chức năng có trên bàn phím máy tính

Mã chữ số được sử dụng rộng rãi nhất hiện nay là mã ASCII(American Standard Code for Information Interchange)

1.2 Chuyển đổi và Các phép toán trong hệ nhị phân

1.2.1 Chuyển đổi giữa các hệ đếm

 Chuyển từ hệ đếm thập phân sang nhị phân

số đó chia cho 2, sau đó tiếp tục lấy thương của phép chia đó chia tiếp cho 2, tiếp tục quá trình đó cho đến khi thương nhỏ hơn 2 thì dừng lại Số nhị phân tương ứng sẽ gồm thương của phép chia cuối cùng và các số dư của các phép chia được lấy ngược phải qua trái

nguyên được chuyển đổi hệ đếm như đối với số nguyên Phần thập phân được lấy nhân với hệ số 2, sau đó tách lấy phần thập phân nhân tiếp tục nhân với 2 Quá trình

Trang 8

được thực hiện cho tới khi tích bẳng 1 Phần thực tương ứng trong hệ nhị phân gồm các bit là các phần nguyên được tách ra từ tích từ trái qua phải

Trang 9

 Biểu diễn số âm trong hệ nhị phân

bit dấu (sign bit): “0”→ số dương “1”→ số âm

+ -

111 1 Bit nhớ

+ -

1111 Bit nhớ

Trang 10

   101 2  5 10

0101  2  5 10 1101  2  5 10Tuy nhiên khi sử dụng bit dấu để biểu diễn số âm cần phải xác định khoảng giá trị được biểu diễn và số bit cần để biểu diễn Như trong ví dụ trên nếu không xác định

nhiên nếu xác định 3 bit để biểu diễn giá trị và bit thứ 4 để biểu diễn dấu, khi đó

2”

Chuyển từng bit của một số nhị phân từ giá trị “0” sang giá trị “1” và ngược lại,

ta được số bù 1 tương ứng của số nhị phân đó Sau đó, cộng 1 vào số bù 1 ta thu được

số bù 2 Số bù 2 chính là số âm tương ứng với số nhị phân ban đầu

Ví dụ:    1012  510

Số bù 1: (010)2

Số bù 2: (011)2=(-5)10→(1011)2

Trang 11

1000111

1000101

0111010

1

110001

101101

Trang 12

1 1

Trang 13

CHƯƠNG 2 ĐẠI SỐ LOGIC (BOOLEAN)

Đại số logic là nghiên cứu các phép toán mà trong đó các biến và hàm chỉ nhận

một trong 2 giá trị: 0 hoặc 1 tương đương với 2 trạng thái “sai” hoặc “đúng” Đại số logic được ứng dụng để phân tích và thiết kế mạch số, trong đó “0” tương ứng với

“mức logic thấp” ; “1” tương ứng với “mức logic cao” Cần phân biệt đại số logic với đại số thường, đặc biệt là trong hệ nhị phân Hệ nhị phân cũng sử dụng 2 chữ số: 0 và

1 nhưng các giá trị trong hệ nhị phân có thể là một nhóm các bit nhưng giá trị trong đại số logic chỉ có thể là “0” hoặc “1‟ Đó chính là sự khác biệt cơ bản giữa đại số logic và đại số thường

2.1 Biến và hàm logic

Biến logic là một khái niệm dùng thay cho thuật ngữ mệnh đề tuỳ ý, mệnh đề này có thể đúng hoặc sai và không có khả năng một mệnh đề vừa đúng vừa sai, nghia là biến logic chỉ nhận một trong hai giá trị là đúng hoặc sai Biến logic là những biến có giá trị 1 hoặc 0

Hàm logic Y  fX1,X2,X3,  là biểu thức của các biến X 1 , X 2 , X 3 ,…kết hợp với các

X 3 ,… chỉ nhận một trong 2 giá trị: 0 hoặc 1

Có thể minh họa phép hội tương đương với một mạch điện gồm 2 khóa được mắc nối tiếp, trạng thái của mỗi khóa có thể là “ngắt dòng”→ “0” hoặc “thông dòng”→ “1”

Trang 14

c Phép tuyển

00

11

0 

0 1

0 

0 0

1 

1 1

1 

Trang 15

A B

C B A C B

f Giản đồ Venn

Giản đồ Venn: dây là cách biểu diễn trực quan các phép toán trong đại số logic Trên giản đồ Venn tập hợp S được biểu diễn bằng 1 ô vuông còn các phần tử A, B, C … được biểu diễn bằng các miền nằm trong ô vuông đó Miền không có trên giản đồ được coi là bằng 0 và miền lớn nhất (toàn bộ ô vuông) được coi bằng đơn vị 1

Ví dụ: tập hợp S là một nhóm các sinh viên và được biểu diễn toàn bộ miền trong hình vuông; trong nhóm sinh viên đó có 2 nhóm phụ A và B, với sinh viên thuộc nhóm A có tóc nâu trong khi các sinh viên cáa nhóm B có mắt xanh

Khi đó, phần giao của A và B bao gồm các sinh viên có cả mắt xanh và tóc nâu (A.B) Họ là thành viên của cả nhóm A và nhóm B

Nhóm các sinh viên mà có tóc nâu hoặc mắt xanh có thể được biểu diễn: A+B (được xem như hợp của các nhóm)

Trang 16

2.3 Các phương pháp biểu diễn Hàm logic

2.3.1 Biểu diễn hàm logic dưới dạng giải tích

Ví dụ:

Y X1  X2  X3.X1 X2

 Tuyển chuẩn tắc(minterm)

Tuyển chuẩn tắc là một tuyển mà trong đó tất cả các biến chỉ xuất hiện đúng 1 lần Ví

X1 X2  X3; X1  X2  X3;X1X2X3;X1 X2X3;

 Hội chuẩn tắc(maxterm)

Hội chuẩn tắc là một hội mà trong đó tất cả các biến chỉ xuất hiện đúng 1 lần Ví dụ:

X1.X2.X3; X1.X2.X3;X1.X2.X3;X1.X2.X3;

Mỗi hàm logic có rất nhiều cách biểu diễn giải tích tương đương nhưng thông thường người ta thường đưa hàm logic về một trong hai dạng: Dạng hội của các tuyển hoặc dạng tuyển của các hội Ví dụ:

X1 X2 X3.X1 X3.X2 X3 X1 X3

3 2 1 3 1 2 1 3 2

1.X X X X X X X X X X

2.3.2 Biểu diễn hàm logic dưới dạng bảng trạng thái

Do mỗi biến của hàm logic chỉ nhận một trong hai giá trị “0” hoặc “1” nên đối

Ví dụ: Đối với hàm logic được cho dưới dạng giải tích:

3 2 1 3 2 1 3 2 1 3 2

Trang 17

Hàm Y=1↔ hoặc 1 trong 4 trường hợp sau xảy ra:

o X1.X2.X3 1X1 1;X2 1;X3 0

o X1.X2.X3 1X1 1;X2 1;X3 1

o X1.X2.X3 1 X11;X2 0;X3 0

o X1.X2.X3 1X1 0;X2 0;X3 1

Các trạng thái còn lại của các biến hàm Y=0

Vậy ta có bảng trạng thái sau:

Cũng có thể đưa hàm logic từ dạng hội sang bảng trạng thái bằng cách sử dụng định lý Demorgan chuyển từ dạng hội sang dạng tuyển

Cũng có thể tại một số trạng thái của các đầu vào

thì hàm đầu ra có giá trị không xác định (“don’t care”),

được ký hiệu là “X”, X có thể nhận một trong hai giá trị

“0” hoặc “1” Ví dụ: Giả sử hàm logic

Trang 18

2.3.3 Biểu diễn hàm logic trên bìa Karnaugh

Bìa Karnaugh của hàm logic n biến là một bảng gồm 2 ô tương ứng với n 2 ntrạng thái của các biến, hai ô liền kề nhau chỉ khác nhau giá trị của một biến Các ô của hàng trên cùng và hàng dưới cùng; cột đầu tiên và cột cuối cùng cũng được gọi là liền kề

Ví dụ 1: Với hàm logic đã xét ở trên

3 2 1 3 2 1 3 2 1 3 2

2.4 Tối thiểu hóa hàm logic bằng bìa Karnaugh

Vấn đề tối thiểu hóa hàm logic có ý nghĩa rất lớn trong việc thiết kế mạch số: đơn giản hóa mạch và tiết kiệm kinh tế Một trong các phương pháp tối thiểu hóa đó

là “phép dán” thực hiện trên bìa Karnaugh

Trang 19

Phép dán trên bìa Karnaugh được dựa trên cơ sở thực hiện phép tuyển:

A X A X

A     Trong đó A có thể một biến hoặc một biểu thức

Vậy nếu ta thực hiện dán 2 ô, được một biểu thức mới giảm đi một biến so với

Implicant: mỗi implicant phủ 2 đỉnh và là hội của (n-k) biến k

Đỉnh đánh dấu: là đỉnh chỉ thuộc vào một implicant

Implicant nguyên tố: là implicant chứa ít nhất một đỉnh đánh dấu

Quy tắc “dán”: Dán 2 ô (hayk 2 đỉnh) mang giá trị “1" hoặc giá trị “X” liền kề k nhau được một implicant

X2 X1

X2 2

2 1 2

1X X X X X

Trang 20

giá trị “X”

các implicant nguyên tố Phủ tối thiểu sẽ phủ hết tất cả các đỉnh 1 và đỉnh X với số

các implicant là nhỏ nhất Khi đó, hàm logic đã được tối thiểu hóa

Trang 21

1 X X .X X .X X

X 3 X1.X2

3 1 2 1 3

1 X X .X X .X X

Trang 22

Nếu hàm logic được biểu diễn dưới dạng hội của các tuyển, cũng có thể biểu diễn trên bìa Karnaugh và tối thiểu hóa hàm logic bằng cách dán các ô mang giá trị “0” và giá trị “X”

Ví dụ:

Nếu thực hiện “dán” các ô mang giá trị 1, ta được kết quả:

Đôi khi, hàm logic được biểu diễn dưới dạng ∑ (tương đương với dạng tuyển) hoặc

Trang 23

Trang 24

CHƯƠNG 3 CÁC CỔNG LOGIC CƠ BẢN

3.1 Các đặc tính tiêu biểu của các cổng

Trong các mạch số, điện áp tại đầu vào và đầu ra chỉ nhận một trong hai giá trị được gọi là mức thấp và mức cao Nếu mức điện áp cao tương ứng với giá trị “1” và

mức điện áp thấp tương ứng với giá trị “0”, đó là mức logic dương Ngược lại, mức

điện áp cao tương ứng với giá trị “0” và mức điện áp thấp tương ứng với giá trị “1”là

mức logic âm Trong phạm vi bài giảng, chúng ta chỉ đề cập đến mức logic dương

Để thiết kế cổng logic người ta thường sử dụng mạch Transistor, trong đó

Transistor được phân cực để hoạt động tại chế độ cắt hoặc chế độ thông bão hòa hay nói cách khác Transistor hoạt động như một “khóa điện tử” Khi đó tín hiệu đầu ra

chỉ có thể là mức điện áp cao (tương ứng với mức logic “1”) hoặc là mức điện áp thấp (tương ứng với mức logic “0”)

Trang 25

Trang 26

Trang 27

3.1.6 Cổng XOR

3.1.7 Cổng XNOR

Tất cả các biểu thức Boolean đều có thể được thực hiện thông qua các cổng OR, AND và NOT Tuy nhiên, để thực hiện các biểu thức logic mà chỉ dùng 1 loại cổng NAND (hay cổng NOR), ta sẽ biến đổi cổng NAND (hay cổng NOR) để thực hiện các phép toán AND, OR, NOT như sau:

Ví dụ: Thực hiện mạch logic với biểu thức ngõ ra z = A +B +C chỉ dùng cổng NAND?

Trang 28

Trang 29

Trang 30

 Sử dụng cổng AND và NAND để đóng/mở tín hiệu:

 Sự khác nhau của dạng sóng ngõ ra Y 1 và Y 2 khi sử dụng cổng AND và

NAND để đóng mở tín hiệu xung clock là độ rộng sườn xung đóng mở tín

Y1

Trang 31

Trang 32

3 Họ TTL (TRANSISTOR-TRANSISTOR LOGIC)

Bao gồm Transistor ở ngõ vào và Transistor ở ngõ ra

Trang 33

5.3.1 Cổng NOT

Cổng NOT có một đầu vào (X) và một đầu ra (Y), thực hiện phép logic “NOT”

Có thể kết cấu nên cồng NOT bằng cách sử dụng mạch Transistor-Transistor-Logic

(công nghệ TTL) hoặc có thể sử dụng cặp MOSFET ( Complementary Metal Oxide Semi-Conductor _ công nghệ CMOS)

Trang 34

1  và U GS 0V

Có thể nhận thấy mạch CMOS đơn giản hơn rất nhiều so với mạch TTL, ngoài ra

cường độ dòng đầu vào và đầu ra đều rất nhỏ do trở kháng vào và trở kháng ra của

mạch lớn, công suất tổn hao nhỏ

5.3.2 Cổng AND

Cổng AND có nhiều đầu vào và một đầu ra thực hiện phép logic AND:

 Nếu X10GND và X2 0GND; cả hai Diode D1 và D2 đều thông

 Nếu X10GND và X2 1 E , D1 thông D2 ngắt; điện áp đầu ra V O 0,7V

Trang 35

thông bão hòa, điện áp

3

C

V ở mức thấp nên T4 ngắt, đầu ra Y ở mức cao (Y=1)

Vậy đầu ra của cổng AND chỉ ở mức cao “1” khi và chỉ khi tất cả các đầu vào đều ở mức cao

T1 và T3 được kết nối kiểu bù giống cồng NOT, có cùng một đầu vào X1

T2 và T4 được kết nối kiểu bù giống cồng NOT, có cùng một đầu vào X2

 X1 0;X2 0, T1 và T2 thông bão hòa, T3 và T4 ngắt làm cho T5 ngắt và T6

thông bão hòa, đầu ra Y ở mức thấp: Y=0

Trang 36

 X1 1;X2 1, T1 và T2 ngắt, T3 và T4 thông bão hòa làm cho T5 thông bão hòa

 Cũng có thể nhận xét ngay, nếu bất kỳ 1 trong 2 đầu vào ở mức thấp thì đầu

ra cổng NAND ở mức cao, và qua cồng NOT, đầu ra Y ở mức thấp: Y=0

đầu ra cổng NAND ở mức thấp và qua cổng NOT, đầu ra Y ở mức cao: Y=1

5.3.4 Cổng NAND

Cổng NAND gồm nhiều đầu vào và có một đầu ra:

n X X X X

Y  1 2 3

Đầu ra ở mức thấp khi và chỉ khi tất cả các đầu vào đều ở mức cao Cổng logic

NAND được sử dụng rất nhiều trong kỹ thuật số

X X

Trang 37

5.3.3 Cổng OR

Cổng OR gồm nhiều đầu vào và một đầu ra thực hiện phép logic OR:

n X X

X X

Trang 38

5.3.6 Cổng XOR

Gồm 2 đầu vào X1, X2 và một đầu ra Y:

2 1

2 1 2

1.X X X X X X

Đầu ra ở mức cao nếu hai đầu vào ở mức logic khác nhau Ngược lại, nếu hai đầu vào ở cùng mức logic thì đầu ra ở mức thấp Cổng XOR được sử dụng để so sánh hai hay nhiều số nhị phân theo từng bit (bit-to-bit) hoặc phát hiện lỗi (kiểm tra chẵn lẻ

-check parity), chuyển đổi mã

5.3.7 Cổng XNOR

Gồm 2 đầu vào và một đầu ra:

2 1 2 1 2

1.X X X X X X

X2

X1

2

1 X X

Trang 39

3.3 Các vi mạch và sơ đồ mạch ứng dụng

Trang 40

S    

B A

Định dạng
Số trang	84
Dung lượng	2,38 MB