BÀI GIẢNG MẠCH SỐ - BÀI 6 doc

CỔNG LOGIC VÀ ĐẠI SỐ BOOLEAN... CÁC CỔNG HÀM LOGIC1... BẢN ĐỒ KARNAUGHBản đồ Karnaugh là một cách trình bày bảng sự thật ở dạng bản đồ để diễn tả sự liên hệ logic giữa ngõ ra và các biến

CỔNG LOGIC VÀ ĐẠI SỐ BOOLEAN

I TRẠNG THÁI LOGIC O VÀ LOGIC 1

2,0V 3,4V

5V

Logic 1(mức cao)

Logic 0(mức thấp)

Mức logic:

Số nhị phân có số

mã là 0,1 và cơ số là

2

Số thập phân

Số thập lục

Số nhị phân

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

0 1 2 3 4 5 6 7 8 9 A B C D E F

0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111

II CÁC CỔNG (HÀM) LOGIC

1 CỔNG AND

1 2

0101

0001

Bảng trạng thái (bảng

sự thật): tìm trạng thái ngõ ra theo điều kiện ngõ vào

 A = 0 -> Y = 0 bất chấp B

 A = 1 -> Y = B

Y = A.B (đọc: Y bằng A VÀ B)

74LS08 A

0 1 0 1

0 1 1 1

Bảng trạng thái:

Y = A + B (đọc: Y bằng A HOẶC B)

 A = 0 -> Y = B

 A = 1 -> Y = 1 bất chấp B

0 B

8

7432 A

(đọc: Y bằng A KHÔNG B)A

Y 

 Chỉ có một ngõ vào và một ngõ ra

Y = 1 :sáng

Y = 0: tắt

LED A

4 CỔNG NAND

Biến số Hàm số

0011

0101

1110

74LS00

5 CỔNG NOR

2 3

1

74LS02

5

6 1 4 74LS02

0101

1000

Bảng trạng thái:

74LS04

1 2

B

 A = 1 -> Y = 0

 A = 0 -> Y =

0110

Bảng trạng thái:

Y B

A

 Cùng trạng thái ngõ ra = 0

 Khác trạng thái ngõ ra = 1

B A B

A

B A

III ĐẠI SỐ BOOLE

1

0 

0

1 

(9) X + Y = Y + X (giao hoán)

(10) X Y = Y X (giao hoán)

(11) X + (Y + Z) = (X + Y) + Z = X + Y + Z (phối hợp)(12) X(YZ) = (XY)Z = XYZ (phối hợp)

(13a) X(Y + Z) = XY + XZ (phân bố)

(13b) (W + X)(Y + Z) = WY + XY + WZ + XZ (phân bố)(14) X + XY = X

(15) X + = X + YX Y

* Định luật De Morgan:

Y X

X.Y (17)

Y X Y

X (16)









1/ Tối giải biểu thức sau: Z  (A  C).(B D)

2/ Dùng cổng NAND và cổng NOT để vẽ mạch điện có biểu thức

C B

Z (e)

Q P W

X (d)

Q P N

M Y

(c)

D C B E

D C B

A Z

(b)

D) AB(C

X (a)

D C AB Y

(f)

N) M

)(

N (M

Y (e)

D ) C B

A(

Y (d)

CD AB

Y (c)

C B A

Y (b)

C B A Y

III BẢN ĐỒ KARNAUGH

Bản đồ Karnaugh là một cách trình bày bảng sự thật ở dạng bản đồ để diễn tả sự liên hệ logic giữa ngõ ra và các biến ngõ vào Số ô chiếm bởi một số hạng trong bản

đồ Karnaugh sẽ bằng 2n-p với n là số biến số của hàm số,

p là số biến số của mỗi số hạng

BB

0 1 0 1

- Ô kề là ô đi từ ô này đến ô kia chỉ có một biến số thay đổi.

- Khi đơn giản biểu thức ta phải khoanh vòng tròn, mà trong vòng

đó các ô phải kề nhau và phải là vòng lớn nhất

B

CC

ABC

ABCB

C

D C

D C

CD

* 4 biến số:

* Ví dụ 1: Y  A B C  A B C  A B C

C B B

* Ví dụ 3:

D ABC CD

B A ABCD

D C B A D

C AB D

C B A Y

AD

Y   

C B A C

B A ABC

BC A

C B A Y

D AC CD

B A C

B A D

C A D

C Y

c )  (  )    

IV Thời gian trễ ngang qua cổng logic

td: thời gian trì hoãn

tr: thời tăng (rise time)

ton: thời gian mở (turn on time)

tp: thời gian có xung ra (pulse time)

ts: thời gian trữ(storage time)

tf: thời gian giảm (fall time)

toff: thời gian tắt (turn off time)

Thời gian trễ từ 3 – 5 ns ( nanô giây )

Người ta giảm thời gian ton và toff bằng cách gắn thêm 1 tụ CB thíchhợp ngang qua RB để nạp và xã điện nhanh

V Phân loại TTL

- Thường hay chuẩn (standard): 74

- Công suất thấp (low power): 74L

- Công suất cao (high power): 74H

- Schottky công suất thấp: 74LS

- Schottky tiên tiến (advanced schottky ): 74AS

- Schottky nhanh (fast schottky): 74F

- Schottky công suất thấp tiên tiến: 74ALS