Chương 5 :Digital Interface docx

A Port Line Ù1bit port: – Output Port: Latched Output chốt ra, D_Flip-Flops– Unlatched Input, hình 5.1.. 5.2 • Cổng vào đơn giản không chốt unlatched input port, based on 3 state buffer

ch 5 digital interface

• GhÐp nèi hÖ trung t©m víi ThiÕt bÞ ngo¹i vi qua c¸c tÝn hiÖu logic 1/0

• pARALLEL iN/OUT

– poRTS: principle, pPI, Centronics/LPT

– PCMCIA, Dual ported Ram.

– INTERCACing to devices: Key pad, LED, text

panel, encoder, STEP motor,

– hI-pOWER INTERFACE: relay, scr, triac, power

mosfet, igbt

• sERIAL in/OUT: Sync, async,

– RS-232, RS-485, RS-422

5.1 parallel interface: 5.1.1 nGuyên lý

• In/Out nhiều bit đồng thời, nhanh, gần

a A Port Line (Ù1bit port):

– Output Port: Latched Output (chốt ra), D_Flip-Flops– Unlatched Input, hình 5.1 single IO line/pin

• D Flip-Flop (D trigger):

– Là 1 trong những phần tử cơ bản của hệ dãy,

– D – data, lưu giữ 1 bit số liệu

– 4/6/8 D flip-flop => tạo ra 4/6/8 bit register, nhiều

registers đóng trong 1 chip là SRAM

– Input:

• Data bit: 1 hoặc 0

• Clock, thường là sườn lên, ghi nhận giá trị của data và lưu lại cho đến khi có bit số liệu khác ghi đè lên.

• [Có thể có] clear – xóa; Preset – đặt trước

– Output:

• Q - ứng với giá trị data input vào thời điểm có clock

• /Q – đảo của Q.

H 501 b, c

MOSFET (Metal Oxide Semiconductor Field Effect Transistor)

• Write pin: bit 0 or 1, clock = ↑

– Write bit 0: D flip-flop => Q = 0; -Q = 1 =>

gate = 1 => R(ds) MOSFET = ON => pin = 0 – Write bit 1 D flip-flop => Q = 1; -Q = 0 =>

gate = 0 => R(ds) MOSFET = OFF => pin = 1

• Read pin: (Input line– out “1”

firstly)-ReadPin = 0 (!) => open 3 state lower

buffer => 1/0 from pin => data bus (i)

• ReadLatch (Reading bit out previously) : -ReadLatch = 0 (!) => open 3 state higher buffer => 1/0 from pin => data bus (i)

5.1 parallel interface: 5.1.1 nGuyên lý

b Simple In-Out Ports:

• Cổng ra đơn giản có chốt (latched output port, based on

74 HC 374/HC373/HC273/HC574 , 8 bit Register), (fig 5.2)

• Cổng vào đơn giản không chốt (unlatched input port,

based on 3 state buffer - 74HC244)

• Cổng vào có chốt (Latched Input Port), chú ý status flag

5.1 parallel interface: 5.1.1 nGuyªn lý

Port[Parallel_Out]:= solieu; Lệnh Pascal

• Out Port: 74 HC 374:

• CPU phát địa chỉ ra IO space => có t/h -IO CS

• Phát data và -IOW => có t/h Clock = ↑ (Rising Edge) => data đ−ợc chốt vào HC374

• Ng/vi => OutControl = 0 => open 3 state output

Hình 5.2c Unlatched Input Port

5.1 parallel interface: 5.1.1 nGuyên lý

c Port song song có tín hiệu bắt tay/ trạng thái (outport):

– Gửi 1 packet ra ngoại vi, cần đồng bộ giữa 2 phía

– Peripheral chỉ đọc bộ đệm cổng khi có số liệu (cờ IBF

thiết lập, 1)

– CS chỉ gửi số liệu ra tiếp theo khi byte/char trước đã được

đọc bởi Peripheral (OBE - Output Buffer Empty, xóa, 0)– Chú ý Time-Out-Error

– CPU gửi 1 character, set -OBE =1 (Out Buf Empty)– Per: If IBF= 1 then đọc char (In Buffer Full)

– Bài tập: Lập trình (C/ Pascal/Asm) cho sơ đồ sau đểgửi 1 packet n byte - Chú ý Timeout Error

OBE

5.1 parallel interface: 5.1.2 Programmable ports

• Ports:

• Intel PPI 8255 (Programmable Peripheral Interface)

• Motorola PIA 6821 (Progr Interface Adaptor)

• Z80 PIO (Parallel In/Out)

• Flexible Specifics:

• 2 4 In/ Out Ports, single line direction define (PIA/ PIO)

• Mode: IN/OUT w [w/o] handshake, bus trans-ceiver

• Control/ status/ HSK: Edge (↑, ↓) or Level (hi, lo)

• Case study 1: PPI 8255: Tự đọc

4 ports: PA, PB, PCH & PCL, 24 IO lines

3 modes M0, M1 & M2, (PA & PB, PC as HSK signals)

Đơn giản và hiệu quả

• Case Study 2: Interface ISA bus – PPI 8255, (Fig 5.3a)

5.1 parallel interface: 5.1.3 centronics port

• Centronics Computer Inc so called LPT; 2 LPT ports

(available) in PC

• Modes: SPP, EPP, ECP & IEEE 1284 (EPP+ECP)

• IRQ (7/ 5) & DRQ (1/ 3 - 8 bit channels) support for

many applications of Interface:

• PC remote control (TV, Multi media, shut down )

• Programmers (All 11P2) – nạp chip chuyên dùng

• Others

Mode 0: Simple Parallel Port - SPP (Normal mode, OUTput only)

• 50 100kB/s, cable 10' max - 25/36 lines - Ground twisted

pair, Base Addr: 378h - LPT1 & 278h - LPT2

• Data Out port, Addr X78h - I/O space, TTL 0 5V,

• Open Coll Buffered - 8 bit latched out, back read-latch

• LPT: send control & printed characters to Printer

• Control Out Port: X7Ah, TTL (x=3/2)

• 4 bit latched out, back read-latch, dïng software §èi víi c¸c thiÕt bÞ, 4 tÝn hiÖu nµy ®−îc set (1) vµ reset (0) b»ng phÇn mÒm thuÇn tóy

• LPT: /Strobe (b0), AutoFeed (b1), /Init (b2), SLCT(b3)

• IRQ_EN (b4), not outlet

5.1 parallel interface: 5.1.3 centronics port

5.1 parallel interface: 5.1.3 centronics port

5.1 parallel interface: 5.1.3 centronics port

• Enable Int Req:

mov dx, 37Ah; LPT 1 control

5.1 parallel interface: 5.1.3 centronics port

Mode 1: enhanced parallel port - epP

• Xircom, 1992, Hi speed - 2 MB/s (DMA, 1 ISA bus

cycle), bi-directional port, ghÐp nèi víi Ext HDD,

Local Network Base Addr 378h hoÆc 278h

• 8 Registers:, cã t−¬ng thÝch víi SPP,

• Offset 0: SPP data , R/W data lines, w/o HSK

• Offset 1: SPP status, Read (b3 b7), b0 timeout

• Offset 2: SPP control, R/W 4bit C0 C3, C4: IRQ En, C5: byte dir(ection) - chiÒu sè liÖu

• Offset 3: EPP addr, R/W addr cycle w HSK (b¾t tay)

• Offset 4: EPP data, R/W data cycle w HSK

• Others: may be used for 16/32, port config, user

define

5.1 parallel interface: 5.1.3 centronics port

Mode 2: extended capabilities port - ecp

• MS-HP, 1993, 2 5 MB/s (1 ISA bus cycle), bi directional

port, Ext HDD, Network extension sys bus

• 16 FIFO byte buffer để gửi/ nhận, DMA: Mem <=>

buffer

• Có thể ghép nối với các ngoại vi chậm khi dùng Rdy

• Mô phỏng, tương thích hđ của SPP, EPP mode

• R/W: data & commands:

• OUT -C1 (HostAck); IN -S7 (Periphiral Ack)

• -C1/ -S7 = 1 (sending data); 0 (command)

• Command: b7=1, b0 6: channel addr, b7=0, b0 6

run-5.1 parallel interface: 5.1.3 centronics port

Mode 2: extended capabilities port - ecp

• Many chip (SMC's super IO ) hç trî decompress,

phÇn mÒm göi ra ph¶i 'compress'

• 6 registers: 3 SPP reg vµ 3 ECP reg

• Base addr + 400h: data FIFO & Config A-Read only

• Base addr + 401h: Config B (interrupt, DMA )

• Base addr + 402h: Extended Control Register

5.1 parallel interface: 5.1.3 centronics port

Mode 3: ieee 1284 ( epp + ECP ), 1994, upto 5 MB/s

• IEEE 1284 standard - document: defines/ describes

protocols for Parallel-port Communication.

• Include: 1284 port/ 1284 cable/ 1284 Peri.

• 5 communication modes: (Register use - Table 11-1

p206, Parallel Port Complete)

• Compatibility Mode: Host sends a byte to Peri (with Busy vµ -Ack)

• Nibble Mode: Peri to Host 4 bit, remainder - HSK

• Byte Mode: 8 bit, bi-dir

• EPP Mode: 8 bit, bi-dir, hi-speed

5.1 parallel interface: 5.1.4 dual ported ram

• Để chuyển mảng số liệu giữa 2 hệ VXL (Master-Slave)

với tốc độ cao, gần, (Switching Systems, PLCs, Port Graphics Accelerator )

• SRAM, dung l−ợng từ 1KB đến 64KB

• Multiple Reads & Writes đồng thời

• Dùng các tín hiệu:

• 2 x n bit Addr for 2 sides: Left - Right => 2n mem loc

• 2 x 8 [16] bit of Data bit (lines)

• Các tín hiệu điều khiển (RD, WR, CS) và trạng thái

5.1 parallel interface: 5.1.5 PCmcia/PC Card

personal computer memory card international

Association, Ver 2.1; pc card standard (5.0) 1996

• Là chuẩn của nhiều tổ chức/ công ty: >500 members

• PC card device - credit card size adaptor: nhỏ, dễ mang, hot plugability, tin cậy khi môi trường thay đổi, 68 pin connector

• Devices: Flash, SRAM, modem, LAN (wire & wireless), disk, audio w DSP, GPS

• 16 bit data path (PCMCIA 2.1/ PC Card Standard 5.0)

• 3.3 and/or 5 V

• Dùng với nhiều loại bus

5.1 parallel interface: 5.1.5 PCmcia

• Kiến trúc phân nhiều tầng để đảm bảo tính vận hành

độc lập với phần cứng:

• Socket service: Device driver - system manufacturer

• Card service: Device driver (chương trình điều khiển)

-Operating System Vendor

• Client Drivers/ Client Enablers, Device Driver tạo các y/c tới hệ thống: do hãng chế tạo Card cấp

• Enablers/ Point Enablers: Driver chuyên để thông tin trực tiếp Host Adaptor

5.1 parallel interface: 5.1.5 PCmcia

PC Card Standard - CardBus:

5.1 Parallel interface: 5.1.6 LED Interface

a Khái niệm: LED? Light

• Package and Applications:

– Single point, status of devices

– 7 segment/ 16 segment, Arabian digit, char

– Matrix 8x8 / 16 x 16, character box, graphics modules

• Indoor, Outdoor (super light) and semi

outdoor

• Digital, character, graphics, signal display

• TriColor: Red – Green – Blue => PWM

drive => Full color 16,7M colors (3 byte)

5.1 Parallel interface: 5.1.6 LED Interface

H×nh 5.7b LED’s characteristics (Amber Color)

• Tính toán mạch điều khiển LEDs:

– LED sáng tĩnh – sáng liên tục – Static Mode:

• Chọn độ sáng tương đối;

• Tra bảng =>dòng điện thuận I (đồ thì A, hình 5.7b);

• Tra bảng => điện áp thuận U (đồ thì B, hình 5.7b);

• Tính R1 = (Vcc – U)/I

– LED chế độ quét, Scan Mode: (›)

• Mạch sẽ điều khiển sáng 1 trong số n phần tử trong

1 thời điểm, rồi điều khiển phần tử tiếp theo cho đến hết vòng Với điều kiện phải hiện được 50-60 frames/s

• Tùy thuộc độ sáng và môi trường (in/out door) => thiết kế độ rỗng (duty cycle) của từng phần tử

– Tính toán mạch: cũng giống như cách tính

mạch sáng tĩnh, thường chọn hệ số sáng tương đối từ 2 đến 5.

5.1 parallel interface: 5.1.6 led interface

Hình 5.7d Sơ đồ 2 loại LED 7 segment

b Ghộp nối 7 segment LEDs: Mầu gỡ? Kớch

thước? CA/CC

Sơ đồ điều khiển 6 x CC 7seg LEDs – hình 5.7e:

• Có 6 cathodes và 48 anodes.

•Vì đ/k chế độ quét – trong 1 thời điểm chỉ sáng 1 LED (tuân thủ theo ›) => giảm thiểu phần cứng, tăng tính mềm dẻo của hiển thị - dùng phần mềm điều khiển,

không dùng ICs BCD/7 seg!

– 6 anodes a nối chung; 6 anodes b nối chung 6 anodes pnt nối chung => chỉ có 8 anodes (a g và pnt)

– Muốn sáng số mấy (0, 1, 9) => gửi mã 7 thanh qua các anodes;

– Muốn sáng 1 trong số 6 LED => điều khiển ON cathode LED đó trong 1 thời gian t và là duy nhất.\

5.1 parallel interface: 5.1.6 led interface

driving 6 x 7 Segment Common Cathode LEDs:

disbuf: 6 byte chøa m∙ 7(8) seg cÇn hiÖn thÞ víi qui −íc

thanh nµo s¸ng, bit t−¬ng øng =1, N: counter

• Main Program: Burn LEDs (Cã thÓ do ng¾t Timer gäi)

gåm:

(1) Init: turn-off LEDs (out 2 nd LS-574 = 0s); N=0;

(2) !(disbuf+N), (tvdn) => 1 st LS-574; turn On LED[N]:

2 nd LS-574, bit N = 1 (only); [delay(1 2 ms) nÕu

polling];

(3) Turnoff LED[N]: 2 nd LS-574 = 0s; Inc N ; If N = 6 then N=0;

5.1 parallel interface: 5.1.6 led interface

c drive 8 x 8 matrix char box:

disbuf: 8 byte chøa font

Main Program: Burn LEDs

1 Init: turnoff rows: disable

5.1 Parallel interface: 5.1.7 LCD panel interface

• C«ng nghÖ LCD Liquid Crystal Display, hiÖn text/ graphics

• §é ph©n d¶i:

• 1 line x 16 character box, 5x7 (7x9) dot matrix/character box

• 2 line x 16 character box

• 4 line x 20 character box

• Graphics (64 x 128) hoÆc (128 x 256) dot graphics - font down loadable, color (16/4096/64K/16,7M).

• ASCII, 128 characters/ set, 8 user fonts

• or APA: All Points Addressable - graphics

• Back light C«ng suÊt tiªu thô nhá

• Dïng cho c¸c hÖ nhá, mang x¸ch, m¸y ®o (Embedded

Systems)

H×nh 5.10a Text LCD Pannel

H×nh 5.10b CÊu tróc cña Graphics LCD Panel

• Signals:

– DB0 DB7 8 bit data bus (Moto typed) – 4 bit

interface available, 2 times in/out for a byte

– CS1/2 chip select

– RD/WR và E: Motorola bus type

– RS: Register Select: Data or Address Register

• RS = 0 => Addr Reg

• RS = 1 => Data Reg; {giống như đọc/ghi CMOSRAM}

– BL : Back Light, adjustable: ánh sáng nền

– 7 bit ASCII

Hình 5.10c Tín hiệu và giản đồ thời gian ghi LCD panel

Read/Write LCD information

• 4 line x 20 column LCD => 80 char boxes

• Write Addr Reg first (RS=0), which position will

be displayed

• Write Data Reg after (RS=1)

• MSB = 1 Ù Address > 7Fh => control registers

• Ví dụ 1 chu kỳ đọc/ghi LCD panel – 8 bit bus:

5.1 parallel interface: 5.1.8 encoder

5.1 parallel interface: 5.1.8 encoder

• Dùng để ghép nối đo lường dịch chuyển cơ học: chiều

dài, vận tốc (cđ thẳng và quay), gia tốc, định vị, robot

• Công nghệ vật liệu từ - nam châm vĩnh cửu hoặc quang

- hồng ngoại/ laser, hi resolution ADC

• Độ phân ly cao: dảI rộng: 256 upto 500 kc/t

(counts/turn), chịu shock (upto 10s g)

• Tốc độ upto 10k rpm, mô men cản downto 10 -3 Nm)

• Output: các xung lệch 90 O,

• Tín hiệu ra TTL hoặc vi sai (truyền xa) hoặc (byte, BCD,

GrayCode formatted),

5.1 parallel interface: 5.1.8 encoder

5.1 parallel interface: 5.1.8 encoder

5.1 Parallel interface: 5.1.9 Step motor

H×nh 5.12a Step Motor

5.1 parallel interface: 5.1.9 step motor

• Là motor (có stator và rotor) đ−ợc điều khiển quay theo

• Dải rộng Công suất và Mô men (torque),

• Lắp trục vits, dây đai => chuyển động tịnh tiến

• 2 cuộn hoặc 4 cuộn dây

• ứng dụng: Robot, Printer, Floppy Disc drive,

Scanner

H×nh 5.12b Symbolic Diagram for Step Motor,

Giant Magnetic Resistance Material

Hình 5.12d Các sơ đồ nối dây cho step motor

Hình 5.12e Sơ đồ điều khiển cầu motor 2 cuộn dây

5.1 parallel interface: 5.1.9 hi power interface

• Là các mạch ghép nối máy tính/ VXL với các thiết bị có

điện thế cao/ dòng điện lớn như lò nung [sấy] điện trở,

lò cao tần, motor (ac và dc) công suất lớn, đèn, motor

• Điều khiển thiết bị điện xoay chiều (ac) có cách ly:

• Relay, hình 5.13a:

• Dùng Relay để cách ly [và relay trung gian],

• Điều khiển công suất ON-OFF (lò điện, motor)

• Triac/ Solid State Relay : hình 5.13b:

• Điều khiển công suất vô cấp

• Dễ gây nhiễu cho lưới điện, phải có Line Filter

• Điều khiển thiết bị một chiều (dc): Hình 5.14.

• Thyristor (SCR - Silicon Controlled Rectifier)

h×nh 5.13a Thyristor (SCR)

H×nh 5.13c ChØnh lưu cÇu 1 phase vµ 3 phase (6 tia)

H×nh 5.14 §iÒu chØnh c«ng suÊt v« cÊp dc dïng VXL,

H5.14b §å thÞ thêi gian ®iÒu khiÓn 1 phase SCR Bridge

H×nh 5.15 Hi-Power Interface: Power MOSFET (a) vµ

5.2 serial in/out: 5.2.1 kh¸i niÖm

kh¸i niÖm:

• Th«ng tin trong HÖ VXL/ M¸y tÝnh: byte, word (//)

• Khi truyÒn 'xa': serialize - byte => bit stream => lªn

®−êng truyÒn => bit stream => byte (deserialize):

gi¶m thiÕt bÞ thu ph¸t vµ ®−êng truyÒn

• UART/USART (Universal [Synchronous]

Asynchronous Receiver - Transmitter)

• ACIA: Async Communication Interface

Adaptor, Motorola

5.2 serial interface: 5.2.1 khái niệm

• Serial ports:

• Nhiệm vụ/chức năng:

• Vào ra nối tiếp: Biến đổi byte => dòng bit [thêm start/

stop/ parity] gửi lên đường truyền; dòng bit => byte , loại các bit không mang tin, kiểm tra lỗi thu

• Ghép nối với hệ trung tâm: các bus/ tín hiệu addr,

data, control bằng phương pháp Polling, Interrupt hoặc DMA (ít).

• Ghép nối với đường truyền [via modem]: TxD, RxD

• Ghép nối modem: qua các tín hiệu bắt tay -RTS,

-CTS, -DSR, -DTR, -CD, -RI (low active signals)

• Ví dụ: UART 8250, 16450, 16550A (Intel, NS ), ACIA

6850 Motorola, USART 8251 - Intel…

5.2 serial interface: 5.2.1 khái niệm

• MODEM: là thiết bị biến đổi bit (0/1) thành tín hiệu vật lý,

phù hợp với môi trường truyền xa (Điều chế - Modulation)

và ngược lại (Giải điều chế - Demoulation), gồm:

• Ví dụ: Converter/ driver:

• Maxim 232/ ICL 232 (232 modem): TTL <=> EIA 232,

Single end, so với Gnd:

• -3V -15 V <=> '1'

• +3V +15 V <=> '0'

• Đơn giản, 100 feet @ 9600 bps, dễ bị nhiễu

• Thường dùng để ghép nối các thiết bị thông

minh, gần, máy thí nghiệm, đo lường, điều