BIOS und Troubleshooting- P20 pdf

Bei Mainboards ab einem Pentium-Prozessor, der extern über eine Datenbusbreite von 64 Byte verfügt, sind mindestens zwei PS/2-Module notwendig, wodurch sich prinzipiell keine Änderung ge

Gebräuchliche Speichergrößen für PS/2-SIMMs sind 1 MByte, 2 MByte, 4 MByte, 8 MByte, 16 MByte und 32 MByte, wodurch zahlreiche Speicher-konfigurationen möglich sind Weniger verbreitet sind 64 MByte- und

128 MByte-Module, die von einigen Mainboards ab Baujahr 1997 unter-stützt werden

Bei Mainboards ab einem Pentium-Prozessor, der extern über eine Datenbusbreite von 64 Byte verfügt, sind mindestens zwei (PS/2-)Module notwendig, wodurch sich prinzipiell keine Änderung gegenüber den Bestückungsmöglichkeiten eines 486-Mainboards ergibt, welches auch immer mindestens zwei Module benötigt Pentium-Mainboards besitzen üblicherweise vier PS/2-SIMM-Steckplätze, was zwei Bänken entspricht, die dann meist auch mit den 128 MByte-Modulen bestückbar sind Dies erlaubt einen maximalen Speicherausbau von 512 MByte

Die DIMMs (Double In Line Memory Module) sind mit 168

Anschlüs-sen versehen, und da sie über eine Breite von 64 Bit verfügen, bildet ein DIMM auch jeweils auch eine Speicherbank DIMMs werden ab Sockel 7-Mainboards (Pentium) eingesetzt, und viele derartige Mainboards besitzen hierfür zwei Steckplätze sowie zuweilen noch vier PS/2-SIMM-Steckplätze, die dann zwei Bänken entsprechen Eine gemischte Bestückung von PS/2-SIMMs und DIMMs ist dann zwar meist zulässig, wenn man sich immer an die Komplettbestückung einer Bank hält Aller-dings ist es bei vielen Mainboards nicht möglich, dass sowohl alle PS/2-SIMM- als auch die beiden DIMM-Steckplätze gleichzeitig verwendet werden können Es müssen entweder zwei SIMM- oder ein DIMM-Steckplatz freibleiben, sodass der Speicherausbau nicht in der theoretisch möglichen Größe erfolgen kann

Bild 6.2: Dieses Pentium-Mainboard kann sowohl vier PS/2-SIMMs als auch zwei

DIMMs (½) aufnehmen

Auf einem DIM-Modul können sich zwei verschieden arbeitende Spei-cher-Chip-Typen befinden: EDO oder SDRAM, sodass ein Mainboard vielfach nur mit EDO- oder nur mit SDRAM-DIMMs umgehen kann, was auf alle neueren Mainboards zutrifft, die stattdessen keine

DDR-DIMMs oder RIMMs verlangen Module laut Extended Data Out (EDO)

stellen prinzipiell eine konsequente Weiterentwicklung der klassischen DRAMs dar, wie sie auch auf den älteren Modulen zur Anwendung kom-men EDOs bieten gegenüber den älteren DRAMs insbesondere einen Geschwindigkeitsvorteil beim Lesen von Daten, und sie werden typischer-weise bis zu einer Taktfrequenz von 66 MHz eingesetzt

DIMMs mit SDRAMs (Synchronous DRAM) gelten als Standard, seit-dem Taktfrequenzen von 100 MHz und mehr für Speichermodule not-wendig erscheinen Intern entspricht ein SDRAM einem (üblichen) DRAM, wobei es sich aber aus mehreren DRAM-Bänken zusammensetzt Außerdem arbeitet ein SDRAM-Modul extern synchron – daher »syn-chronous« – mit dem Systemtakt von beispielsweise 100 MHz, während EDOs und die Vorläufer ein unterschiedliches RAS- und CAS-Timing vom Chipset her verlangen, um die Speicherzelle einer Reihe (Row Adress Strobe) und einer Spalte (Column Adress Strobe) selektieren zu können SDRAM-Module benötigen als Spannung 3,3V, sie sind spezifiziert für

66 MHz (PC66), 100 MHz (PC100) bis hin zu typischerweise 133 MHz (PC133), wobei – wie erwähnt – auch DIMMs existieren, die nicht mit SDRAMs, sondern mit EDO-RAMs bestückt sind, und diese benötigen eine Spannung von 5V Nach einem fälschlichen Betrieb mit 5V sind die SDRAMs meist defekt, während die EDO-DIMMs mit 3,3V überhaupt nicht oder nur fehlerhaft arbeiten, dabei jedoch nicht zerstört werden Auf einigen Mainboards befindet sich ein Jumper, der eine entsprechende Einstellung der Spannung erlaubt Die letzte Generation des EDOs ist aber ebenfalls in 3,3-V-Technik realisiert, sodass diese Spannungseinstel-lungsmöglichkeit dann auf Mainboards auch nicht mehr vorgesehen ist,

sondern stattdessen eine mechanische Kennung (siehe Bild 6.3) am

Modul und am Steckplatz realisiert wird, die eine »Falschbestückung« verhindern soll

Bild 6.3: Die DIMMs besitzen zwei Einkerbungen, die das Einstecken von nicht

geeigneten Modulen bei einem Mainboard verhindern sollen

Die »größten« DIM-Module mit SDRAMs besitzen eine Kapazität von maximal 512 MByte, wobei aber nicht jedes als geeignet erscheinende Mainboard diese Module unterstützt, sondern vielleicht nur Module mit

256 oder 128 MByte Für Mainboards mit lediglich drei

DIMM-Steck-plätzen kommen üblicherweise Unbuffered SDRAMs zum Einsatz, und

ab vier Steckplätzen können – müssen aber nicht zwangsläufig – Buffered

SDRAMs vorgeschrieben sein, was im Manual zum Mainboard

angege-ben sein sollte Die Buffered SDRAMs besitzen intern einen

»Pufferver-stärker«, weil andernfalls die elektrische Belastung des Speicherbus zu groß werden würde

Aktuelle DIM-Module besitzen an ihrer Anschlussseite zwei kleine Ker-ben, die sowohl eine Buffered/Unbufferd- als auch 5V/3.3V-Kennung darstellen Die Speichersteckplätze sollten bei Mainboards mechanisch derart ausgelegt sein, dass das Einstecken eines für das Mainboard nicht korrekten Moduls nicht möglich ist Leider kann man sich aber nicht darauf verlassen, denn es gibt einfach zu viele mögliche Kombinations-möglichkeiten aus Mainboard-Typ und Speichermodul

Mit der Einführung der SDRAM-DIMMs sollte die automatische Spei-cherkonfigurierung verbessert werden, denn Intel sah ab dem PC100-Typ einen speziellen Speicherbaustein auf den DIM-Modulen vor Dieses elek-trisch lösch- und prinzipiell wieder beschreibbare serielle EEPROM wird

als Serial Presence Detect EEPROM (SPD) bezeichnet und ist elektrisch mit dem System Management Bus (SMB) auf dem Mainboard verbunden

Dieser ist als ein serieller Bus mit einem Daten- und einem Taktsignal rea-lisiert und entspricht funktionell dem I2C-Bus, der ursprünglich von der Firma Philips für Geräte der Unterhaltungselektronik entwickelt wurde

Im SPD-EEPROM sollen alle Parameter, die die auf dem Modul befindli-chen Chips kennzeichnen, vom Modulhersteller abgelegt worden sein, sodass das BIOS in der Lage ist, eine automatische Konfigurierung

vor-Bild 6.4: Das EEPROM enthält die Daten der Speicherchips für die automatische

Konfigurierung

zunehmen In der Praxis zeigt sich jedoch des Öfteren, dass die Speicher-konfigurierung dadurch nicht immer einfacher geworden ist Die Haupt-gründe hierfür in Bezug auf die Module liegen darin, dass die Modulhersteller das EEPROM nicht mit den korrekten Daten beschrei-ben, die Daten zuweilen unvollständig sind und das BIOS auf der ande-ren Seite die Daten auch falsch interpretieande-ren kann, was letztendlich zur Folge hat, dass sich der Anwender dann nach wie vor um die richtigen BIOS-Setup-Einstellungen für den Speicher kümmern muss

Am SMB des PC sind des Weiteren Einheiten wie die Chips für die Über-wachung der Temperaturen sowie der Lüfteraktivität (System Monito-ring) und auch der Clock-Chip für die Einstellung der Takte angeschlos-sen Mit entsprechender Software ist es demnach möglich, Daten des SMBus zu lesen und auch zu schreiben, wie es das BIOS für die Einstellung des Taktes mithilfe des Clock-Chips praktiziert oder auch für die Einstel-lung von Monitoring-Werten Das Schreiben von Daten in die EEPROMs der Speichermodule ist nach ihrer Herstellung hingegen nicht mehr mög-lich, da sie als »schreibgeschützt« verdrahtet sind

Die Preisunterschiede sind auch bei identisch erscheinenden Speichermo-dulen oftmals beträchtlich, wobei die Wahrscheinlichkeit, dass das jewei-lige Modul ein laut Standard programmiertes EEPROM besitzt, bei Mar-kenmodulen von Firmen wie Micron, Kingston oder auch Infineon immerhin höher ist Eine Garantie dafür, dass das BIOS den Speicher daraufhin auch korrekt konfiguriert, ist dies aber leider auch nicht immer

Mit den Chipsets der Firma VIA für sockelbasierte Athlons sind die

Double Data Rate SDRAMs (DDR-SDRAM) eingeführt worden, die

ebenfalls in einer DIMM-Bauform hergestellt werden Wie es beim Ath-lon in Kapitel 5 erläutert ist, werden die Daten bei DDR auf steigender und auf fallender Taktflanke übertragen und nicht nur auf der ansteigen-den, wie es bei den klassischen SDRAMs der Fall ist, die nun auch als

SDR, Single Data RAM bezeichnet werden Ein DDR-DIMM, welches

mit 133 MHz Takt zu betreiben ist, wird daher als DDR266 ausgewie-sen, es wird also stets der doppelte Wert der (tatsächlichen) Taktfrequenz mit in der Bezeichnung integriert

Die DDR-Speichertechnik ist insbesondere durch VIA als konkurrie-rende Lösung zum RAMBus vorangetrieben worden, und selbst Intel musste nach einiger Zeit einsehen, dass wohl kein Weg am DDR-SDRAM vorbeiführt und bietet daher neben den Pentium 4-Chipsets für RAMBus mittlerweile auch welche für DDR-SDRAM an

DDR-DIM-Module besitzen 184 Anschlüsse im Gegensatz zu den bisher üblichen SDRAM-DIMMs mit 168 Pins Die meisten Mainboards mit DDR-Unterstützung verfügen meist nur über 184-polige Modulslots, sodass man hier auch nur DDR-DIMMs und keine SDRAM-DIMMs mehr bestücken kann, obwohl einige der VIA-Chipsets prinzipiell beide Speichervarianten unterstützen und die Unterschiede beider Typen eher geringfügiger Art sind Wie es mit den SDRAM-DIMMs eingeführt

wurde, besitzen auch die DDR-DIM-Module ein EEPROM für die Spei-cherdetektierung und somit die automatische Konfigurationsmöglichkeit

Mit den Speichertypen, die die Daten auf beiden Taktflanken übertragen können, hat es sich eingebürgert, die Speichermodule nicht nur nach ihrer

Taktfrequenz wie PC133 (133 MHz) oder DDR266 (133 x 2) zu

kenn-zeichnen, sondern auch nach Geschwindigkeitsklassen (Speed Grade) zu unterteilen, was wohl als Reaktion auf die hohen Modulbezeichnungen bei den RIMMs eingeführt wurde

Ein DDR-DIMM laut Kennzeichnung PC1600 erreicht (theoretisch) bei

einem Takt von 100 MHz eine Datenübertragungsrate von 1,6 GByte/s (8

Bit x 100 MHz x 2 = 1600 MByte/s) Bei einem PC2100-DDR-DIMM, welches mit 133 MHz betrieben wird, sind dies dementsprechend 2,1

GByte/s (8 Bit x 133 MHz x 2 = 2100 MByte/s)

6.1.6 RIM-Module

Intel hat mit dem Pentium 4 als neue PC-Speichertechnologie den RAM-Bus eingeführt, während die Konkurrenz stattdessen DDR-SDRAM

favorisiert RAMBus-Module werden als RIMMs (Rambus Inline

Memory Module) bezeichnet, sie verfügen wie die DDR-DIMMs über

184 Anschlüsse, und es gibt sie in Kapazitäten von 64 MByte bis hin zu

512 MByte Ein SPD-EEPROM ist auch hierfür vorgeschrieben

Das Besondere bei RAMBus ist, dass sich – wie es die Bezeichnung Bus

impliziert – die gesamte Speicherarchitektur als ein Bussystem darstellt Auf der einen Seite der Elektronik befindet sich der Controller, dazwi-schen sitzen die Speicherchips (RDRAMs) und an dem anderen Ende eine

Terminierung (der Busabschluss) Die Implementierung Direct RAMBus

kann maximal 32 RDRAM-Chips verwenden, d.h., die mögliche Speicherbegrenzung entsteht nicht durch die Anzahl der vorhandenen Steckplätze, sondern vielmehr muss man die Chips, die sich auf den vor-handenen Modulen befinden (sollen), durchzählen – mehr als 32 dürfen

es nicht sein Außerdem darf kein RIM-Steckplatz freibleiben, denn sonst würde der Bus unterbrochen werden, und es funktioniert dann gar nichts

mehr Zur Abhilfe gibt es die CRIMM-Steckplatinen (Continuity

RIMM), die keinerlei Elektronik beinhalten, sondern nur für das elektri-sche »Durchschleifen« der Signale über die Modulsteckplätze benötigt werden

Bild 6.5: Die DDR-DIMMs verfügen über 184 Anschlüsse und sind nicht kompatibel

zu den SDRAM-DIMMs

Mit dem Pentium 4 ist der Begriff der Quad Data Rate (QDR) eingeführt

geworden, womit signalisiert wird, dass pro Taktschritt nicht nur ein (single, SDR) oder zwei (double, DDR), sondern gleich vier Datenpakete übertragen werden Es finden sich Taktangaben für den Pentium 4-Sys-tembus wie FSB400 oder auch FSB533, wobei als Systemtakt auf dem Mainboard aber 100 MHz bzw 133 MHz verwendet werden, wie es auch in Kapitel 5.4 erläutert ist Der Trick bei DDR sowie QDR ist also nicht eine einfache Takterhöhung, sondern vielmehr die geschickte Ver-schachtelung mehrerer Taktsignale

QDR bezieht sich dabei auf den System- und nicht auf den Speicherbus, wie es vergleichbar auch für den Athlon-Systembus gilt, der demgegen-über mit DDR arbeitet und dessen Speicherbus nicht zwangsläufig eben-falls in DDR-Technik, sondern auch in SDR-Technik realisiert sein kann Technisch betrachtet bietet sich es jedoch an, sowohl den System- als auch den Speicherbus in DDR-Technologie auszulegen, wie es bei allen aktuel-len Athlon-Systemen praktiziert wird Der RAMBus-Speicher arbeitet standardmäßig aber nicht in QDR-, sondern in DDR-Manier, wodurch man quasi Bandbreite verschenkt, und als Abhilfe wird das Speicher-Interface dann zweikanalig ausgeführt RAMBus ist gewissermaßen als

»zweikanalige DDR-Technologie« zu verstehen, wobei bei aktuellen Chipsets für DDR-SDRAM der Speicherbus aber ebenfalls zweikanalig

realisiert wird, was unter Dual Channel DDR firmiert Je nach Chipset

kommt der Speicher demnach erst dann richtig in Fahrt, wenn auch beide

Channels mit einem Modul bestückt sind

Es gibt also auch beim RAMBus-Speicher eine Kopplung mit dem System-takt Im BIOS-Setup ist hierfür meist eine AUTO-Einstellung implemen-tiert, und diese Einstellung sollte die korrekten Betriebsparameter für die eingesetzten RIMMs zur Folge haben Der mitunter auch manuell einzu-stellende Multiplikator bezieht sich dabei auf den Systemtakt, der je nach Betrachtungsweise 100 MHz oder 133 MHz bzw 400 MHz oder 533 MHz entspricht Die Bezeichnung eines RIMMs gibt Auskunft darüber, mit welchem Takt und Multiplikator das Modul zu betreiben ist, wobei der RAMBus-Takt stets der Hälfte von dem entspricht, was ein RIMM aus seiner Bezeichnung herleiten lässt Ein RIMM vom Typ PC800 wird demnach mit »richtigen« 400 MHz und eines vom Typ PC1066 mit »rich-tigen« 533 MHz betrieben, was jeweils der FSB-Angabe entspricht und unter Beachtung des DDR-Verfahrens dann zu einer theoretischen Trans-ferrate von 1,6 GByte/s bzw 2,1 GByte/s führt Bei einem zweikanaligen Betrieb verdoppeln sich diese Werte dementsprechend, zumindest ist dies

Bild 6.6: Ein RIMM der Firma Kingston

theoretisch der Fall, denn das jeweilige (optimale) Timing zwischen den Modulen und dem Chipset sowie auftretende Latenzzeiten reduzieren diese Werte in der Praxis

Obwohl Intel lange Zeit an der RAMBus-Technologie festgehalten hat, ist man bei aktuellen Pentium 4-Chipsets mittlerweile ebenfalls zu DDR-Speicherlösungen umgeschwenkt, weil sich die RIMMs im Verhältnis zu vergleichbaren DDR-DIMMs als zu teuer erwiesen haben und die RAM-Bus-Technologie ohnehin recht aufwändig erscheint Zwei DDR-Kanäle mit PC2100-DIMMs erbringen die gleiche Transferleistung (2 x 2,1 GByte/s) wie die PC1066-RIMMs, womit ein aktueller Pentium 4 von der Speicherseite her nicht ausgebremst wird

6.1.7 Automatische Speicherdetektierung und

-konfiguration

Bereits ab den PS/2-SIMMs gibt es eine mehr oder weniger komfortable

Automatik für die Speichereinstellung, was mithilfe von so genannten

Pre-sence Detect-Signalen erfolgt, die die Module an ihrem Anschluss führen

Hiermit kann der Mainboard-Elektronik und somit dem BIOS signalisiert werden, wie die DRAMs organisiert sind und über welche Zugriffszeit in Nanosekunden (ns) sie verfügen, wie es Tabelle 6.3 anhand einiger Bei-spiele zeigt

RIMM-Typ Systemtakt

FSB Faktor RAMBus-Takt

(Faktor * FSB/2) max Datenrate

(RAMBus- Takt * 4)

PC700 133 MHz x5,33 356 MHz 1,42 GByte/s

PC800 133 MHz x5,33 356 MHz 1,42 GByte/s

Tab 6.2: Der RAMBus ist an den Systemtakt gekoppelt, was in Abhängigkeit vom

Modultyp verschiedene maximale Datenübertragungsraten zur Folge hat

Nur wenn das BIOS und das Mainboard die Presence Detect-Signale aus-werten, ist im BIOS-Setup auch die AUTOMATIC-Funktion für das opti-male DRAM-Timing korrekt anwendbar Gleichwohl ist dies leider nicht immer der Fall, was auch an den SIMMs liegen kann, und dann müssen die optimalen Werte – der PC läuft einerseits stabil, aber andererseits auch mit maximaler Geschwindigkeit – manuell festgelegt werden

Wie in Kapitel 6.1.4 erläutert, ist ab den DIMMs mit SDRAM ein SPD-EEPROM für die Module vorgeschrieben, welches gewissermaßen statt der Presence Detect-Signale die automatische und optimale Einstellung für den Speicher ermöglichen soll Die Firma Intel hat sich die SPD-Spe-zifikation ursprünglich ausgedacht und zunächst die entsprechenden

PDB4 PDB3 PDB2 PDB1 PS/2-Typ

NC GND NC GND 1 MB oder 16 MB, 70 ns

GND NC GND NC 2 MB oder 32 MB, 80 ns

GND GND GND GND 4 MB oder 64 MB, 50 oder 100 ns Tab 6.3: Funktion und Bedeutung der Presence Detect-Signale

Trotz der Möglichkeit, mithilfe der Signale oder des SPD-EEPROMs eine automatische Speichereinstellung zu realisieren, hapert

es hiermit in der Praxis (noch) recht oft, sodass oftmals nur die manu-elle Speicherkonfigurierung zu befriedigenden Ergebnissen führt

SDRAM-Module mit PC66, PC100, PC133 ausgewiesen, die auch über einen Aufdruck oder Aufkleber verfügen sollen, der unmittelbar die wichtigsten Moduldaten preisgibt Die Praxis zeigt jedoch etwas anderes, und viele Hersteller geben die Daten überhaupt nicht auf dem Modul oder auch in einer von Intel abweichenden Nomenklatur an Laut Intel ist die Kennzeichnung für SDRAM-Module jedoch wie folgt:

PCX-abc-def

X: Taktfrequenz in MHz (typisch: 66 oder 100 oder 133) a: CAS Latency in Taktzyklen (typisch: 2 oder 3)

b: RAS to CAS Delay in Taktzyklen (typisch: 2 oder 3) c: RAS Precharge Time in Taktzyklen (typisch: 2 oder 3) d: Output valid from Clock, Zugriffszeit des Moduls (typisch 6 ns bei PC100, 5,4 ns bei PC133)

e: SPD-Revision (typisch 1 oder 2) f: Reserviert (0) oder auch herstellerspezifisch Besitzt ein Speichermodul kein EEPROM, sind die optimalen Werte wei-terhin – mehr oder weniger manuell – im BIOS-Setup einzustellen Bei allen aktuellen Modulen mit SDR-SDRAM, DDR-SDRAM und auch RDRAM ist jedoch ein entsprechendes EEPROM vorgeschrieben und im Nachhinein wurde dieses Prinzip auch auf ältere Module (Fast Page Mode, EDO) ausgedehnt, die mit dieser Funktionalität jedoch am PC-Markt keine Bedeutung (mehr) erlangt haben

Die von Intel initiierte SPD-Spezifikation wird mittlerweile von der JEDEC (Standardisierungsgremium für Speicher und andere elektroni-sche Bauelemente) anerkannt, was sich auch bei den Herstellern herumge-sprochen haben sollte, die zum Teil schließlich selbst Mitglieder in diesem Gremium sind Von einem einheitlichen Standard kann man jedoch kei-neswegs ausgehen, denn einige Festlegungen sind nur als optional defi-niert, und man kommt mit der Standardisierung auch kaum mehr hinter-her, weil laufend neue Module entwickelt werden und die Vorschriften sich zudem als lückenhaft erweisen Daher mag es nicht verwundern, dass die Chip- und Modulhersteller teilweise eigene Wege für die

Identifizie-Bild 6.7: Das AMI-BIOS zeigt die Detektierung eines DIM-Moduls mit SPD-EEPROM

an

rung der unterschiedlichen Module gehen und mitunter auch nur einen Teil der SPD-Parameter korrekt im EEPROM abspeichern Letztendlich führt dies in der Praxis dazu, dass eine optimale Einstellung der Parameter nicht automatisch erfolgt und man sich im Zweifelsfall nach wie vor im BIOS-Setup selbst damit beschäftigen muss

Im Allgemeinen ist aber das Zusammenspiel zwischen der Mainboard-Elektronik, der CPU und dem Speicher eine der häufigsten Fehlerquellen

in einem PC Wer hier Problemen möglichst aus dem Weg gehen will, sollte diese drei Komponenten von einem einzigen Händler erwerben, damit beim Nichtfunktionieren auch nur ein einziger Ansprechpartner nötig ist und man sich nicht mit mehreren Händler auseinander setzen muss, die sich dann gegenseitig die Schuld zuschieben können Vielfach ist keine der drei Komponenten tatsächlich defekt, sie funktionieren nur in bestimmten Kombinationen nicht Auch wenn der PC startet, ist dies keine Garantie dafür, dass nicht doch noch Datenfehler und Programm-abstürze auftreten, die dann von falschen BIOS-Einstellungen für die Spei-cher herrühren

6.2 BIOS-Setup-Parameter für den Speicher

Ein wesentliches Kriterium für Extended Data Out-Module (EDO) und auch die Vorläufer wie Fast Page Mode (FPM) ist zunächst die

Zugriff-zeit Diese geht vielfach direkt aus der Bezeichnung der auf den Modulen verwendeten DRAM-Bausteine – aus der letzten Zahl – hervor Hier fin-det man beispielsweise eine Beschriftung auf den Bausteinen wie

514100-70 oder 4C1004-7, wobei die 514100-70 für 514100-70 ns steht und beim zweiten Beispiel

nicht etwa für 7 ns, sondern ebenfalls für 70 ns, weil die Bezeichnung lei-der vom jeweiligen Hersteller lei-der Chips abhängig ist Entsprechendes gilt für die Bezeichnung der Bausteine mit einer Zugriffszeit von 60 oder auch

80 ns

Bei der Aufrüstung des Speichers ist auf jeden Fall darauf zu achten, dass alle Module möglichst dieselbe Zugriffszeit aufweisen, da es andernfalls

zu Speicherfehlern wie Memory Error oder Parity Error kommen kann

Dies tritt entgegen der landläufigen Theorie in einigen Fällen auch dann

Bild 6.8: Durch die Aktivierung der SPD-Configuration werden hier bei einem

Award-BIOS die Speicherparameter automatisch eingestellt und lassen sich dann nicht manuell verändern