PC Werkstatt Ausgabe 2000- P43 potx

16 Mbyte 4 Mbyte x 36 Bit 4 Mbyte x 32 Bit Tabelle 8.9: Beispiele für die Organisation von PS/2-SIMMs Bei geschlossenen Speichermodulen – sie sind vergossen und/oder mit einer Ab-deckung

Bausteine verfügt Die folgende Tabelle zeigt einige Beispiele für Modulorganisationen mit und ohne Parity-Funktion

16 Mbyte 4 Mbyte x 36 Bit 4 Mbyte x 32 Bit

Tabelle 8.9: Beispiele für die Organisation von PS/2-SIMMs

Bei geschlossenen Speichermodulen – sie sind vergossen und/oder mit einer Ab-deckung zugeschweißt – muss man sich auf die jeweiligen Angaben auf dem Modul selbst verlassen, denn meist sind die Module nicht zerstörungsfrei zu öffnen, und selbst wenn, tragen die Chips nicht unbedingt eine (aussagekräftige) Beschriftung

○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○

Geschlossene Speichermodule, die nicht die einzelnen Bausteine erkennen lassen, setzen sich oftmals aus unterschiedlichen DRAM-Bausteinen zusammen, die bereits bei einem Test durchgefallen sind Derartigen Modulen, die auch immer wieder nicht

○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○

korrekt spezifiziert werden, sollte man generell mit Skepsis begegnen.

Diese geschlossenen Module (Bild 8.13) sind in der Vergangenheit des Öfteren ne-gativ aufgefallen, weil sie sehr leicht gefälscht werden können, es ist nur ein ande-rer Zettel auf das Modul zu kleben und schon wird aus einem 70-ns-Modul eines mit 60 ns, was dann im Betrieb mit Timing-Problemen einhergehen kann Im BIOS-Setup sind dann die Werte für das DRAM-Timing entsprechend zu reduzieren, wo-durch der PC nicht mit der vorgesehenen Geschwindigkeit zu arbeiten vermag

Bild 8.13: Vergossene Speichermodule lassen nicht unmittelbar erkennen, ob sie mit oder ohne

Parity-Funktion arbeiten und über welche Zugriffszeit sie verfügen; allein der aufge-klebte – und leicht auszutauschende Zettel – gibt einige Informationen preis

Die Tabelle 8.11 zeigt die Bedeutung der einzelnen Signale eines 72-poligen PS/2-Moduls mit Parity-Funktion, wobei den Presence-Detect-Signalen (Pins 67-70) eine besondere Bedeutung zukommt, denn mit ihrer Hilfe kann der Mainboard-Elektronik signalisiert werden, wie die DRAMs organisiert sind und über welche Zugriffszeit sie verfügen, wie es zunächst die folgende Tabelle anhand einiger Beispiele zeigt

PDB4 PDB3 PDB2 PDB1 PS/2-Typ

Tabelle 8.10: Funktion und Bedeutung der Presence-Detect-Signale

Nur wenn das BIOS und das Mainboard die Presence-Detect-Signale auswerten, ist

im BIOS-Setup auch die AUTOMATIC-Funktion für das optimale DRAM-Timing kor-rekt anwendbar Gleichwohl ist dies leider nicht immer der Fall, was auch an den SIMMs liegen kann, und dann müssen die optimalen Werte – der PC läuft einerseits stabil, aber andererseits auch mit maximaler Geschwindigkeit – manuell festgelegt werden

Fortsetzung der Tabelle:

Fortsetzung der Tabelle:

Fortsetzung der Tabelle:

Tabelle 8.11: Die einzelnen Signale der PS/2-SIMMs mit Parity-Funktion

Bei Mainboards mit einem Pentium-Prozessor (kein Pentium Overdrive), der extern über eine Datenbusbreite von 64 Byte verfügt, werden auf jeden Fall immer mindes-tens zwei PS/2-SIM-Module benötigt, was auch für einige 486-Mainboards gilt, obwohl hier theoretisch eines als Mindestausstattung ausreichen würde Es hängt dabei vom Mainboard-Typ ab, wie die Speicherbänke jeweils verdrahtet worden sind

Die folgende Tabelle zeigt einige Beispiele für die Bestückungsmöglichkeiten von Pentium- und 486-Mainboards Die in der Tabelle mit einem »*« gekennzeichneten Module können als D-SIMMs (Double RAS SIMM) ausgeführt sein und sind üblicher-weise beidseitig bestückt Diese Typen funktionieren jedoch nicht in jedem Main-board, und man sollte daher unbedingt vor dem Kauf anhand des Handbuchs zum Mainboard genau überprüfen, welche Typen verwendet werden können In den

Handbüchern sind hierfür oftmals die Angaben Single- und Double-Sided (beidsei-tig) oder auch Single- und Double Bank-SIMMs zu finden Eine einheitliche

Bezeich-nung hat sich leider nicht durchgesetzt

○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○

PS/2-SIMMs gibt es in zahlreichen verschiedenen Ausführungen, wobei insbesondere die Double-Typen recht kritisch sind und nicht in allen hierfür geeignet

erscheinen-○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○

den Mainboards funktionieren.

Pentium-Mainboards – ohne DIMM-Steckplätze! – besitzen nur noch vier PS/2-SIMM-Steckplätze, was zwei Bänken entspricht, die dann allerdings auch mit den 128-Mbyte-SIMMs bestückbar sind, was somit zu einem maximalen Speicher von

512 Mbyte führt

Gesamt- Bank 0 Bank 1 Bank 2 Bank 3

bei 486-CPU

bei Pentium-CPU

Tabelle 8.12: Übliche PS/2-SIMM-Bestückungsmöglichkeiten bei 486- und Pentium-Mainboards mit

vier Bänken

8.1.6 PS/2-SIMM-Adapter

Für die Weiterverwendung 30-poliger SIMMs in PS/2-SIMM-Steckplätzen gibt es spezielle Adapterplatinen, die ab ca DM 20,- erhältlich sind Diese Adapter werden immer in zwei verschiedenen Ausführungen angeboten, je nachdem, nach welcher Seite (links, rechts) die kleinen SIMMs herausragen sollen, damit der benachbarte PS/2-SIMM-Steckplatz nicht verbaut wird

Bild 8.14: Ein SIMM-Adapter für den Einsatz von vier 30-poligen SIMMs in einem

PS/2-SIMM-Steckplatz; der Adapter muss immer mit vier identischen Typen bestückt werden und die DIP-Schalter am rechten Rand bestimmen den zu verwendeten SIMM-Speichertyp (1 Mbyte, 4 Mbyte)

Für Pentium-Systeme (64-Bit-Datenbus) würde man zwei dieser Adapter (einmal links, einmal rechts) benötigen, um eine Bank komplettieren zu können, was bei der Verwendung von insgesamt acht 4-Mbyte-Standard-SIMMs einen maximalen Speicher von 32 Mbyte ergibt

○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○

SIMM-Adapter sollten nach Möglichkeit nicht in Pentium-PCs, sondern nur in

486-○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○

PCs verwendet werden.

Allerdings sind diese Adapter nicht unkritisch und können das DRAM-Timing der-art beeinflussen, dass es zu Speicherfehlern oder auch zu einem Totalausfall des PC kommen kann Im BIOS-Setup sind dann die Festlegungen für das DRAM auf schlech-tere Werte einzustellen, was die Performance des PC somit negativ beeinflusst Dies ist insbesondere dann der Fall, wenn kein unterschiedliches Timing für die Speicher-bänke im BIOS-Setup konfigurierbar ist Die alten SIMMs bestimmen dann das Ti-ming und nicht etwa die schnelleren PS/2-SIMMs, die gegebenenfalls in der zwei-ten Bank zum Einsatz kommen, denn die BIOS-Einstellung muss sich am langsamszwei-ten Speicherbaustein orientieren

8.1.7 Speichertypen und Betriebsarten

Auch wenn Speichermodule von außen identisch erscheinen, können sie nach ver-schiedenen Technologien aufgebaut sein und in unterschiedliche Betriebsarten ar-beiten

Speicherinterleave

Der Arbeitsspeicher wird – wie erwähnt – in Bänke aufgeteilt Wird ein Wort (16 Bit) im RAM abgelegt, wird zuerst die Bank 0 und dann die Bank 1 gefüllt Bei einigen Mainboards, die beispielsweise Chipsätze von OPTI, Headland oder SIS ver-wenden, kann der so genannte Speicherinterleave eingeschaltet werden

Dadurch liegen die Wörter abwechselnd in der Bank 0 und in der Bank 1 Die beiden Bytes (8 Bit) 00000H und 00001H, die zu einem Wort gehören, liegen in der Bank 0 und die Bytes 00002H und 00003H, die zum nächsten Wort gehören, in der Bank 1

Da sich die Speicheradresse in der Regel lediglich um eins erhöht, wird bei jedem Zugriff die Bank gewechselt Wenn auf die Bank 0 zugegriffen wird, wird bereits die zweite Bank adressiert, und in den meisten Fällen liegen hier auch die nächs-ten Danächs-ten Es wird also genau die Zeit eingespart, die für das Ansprechen einer Bank benötigt wird

Die DRAM-Speicher benötigen weiterhin eine gewisse Erholungszeit (Zeit zwischen

2 Refreshzyklen), die Precharge Time (Trp), um erneut adressiert werden zu

kön-nen Aus diesen bei den Zeiten, »Ansprechen einer Bank« und »Erholungszeit«, errechnen sich die Wartezyklen (Waitstates), die im BIOS-Setup festzulegen sind Ein dynamisches RAM ist intern bekanntermaßen aus Zeilen und Spalten aufge-baut Mit der einen Hälfte der Adressbits wird eine Zeile und mit der anderen Hälfte eine Spalte im RAM adressiert Für die Spaltenadressierung wird das Signal /CAS (Column Address Strobe) und für die Reihenadressierung das Signal /RAS (Row Address Strobe) verwendet Im Bild 8.15 wird für zwei Bänke gezeigt, wie das Timing im Interleave-Mode abläuft Die /RAS-Signale (/RAS0 für Bank 0 und /RAS1 für Bank 1) sind hier interleaved Das heißt, während der Erholungszeit (Trp) der RAMs einer Bank wird die zweite Bank angesprochen Die Daten werden sequentiell aus beiden Bänken gelesen oder geschrieben Das Interleave-Prinzip ist nicht nur auf zwei, sondern genauso auf 4 oder 8 Speicherbänke anwendbar Für den Speicherinterleave müssen aber immer mindestens zwei Speicherbänke be-stückt sein

Bild 8.15: RAM-Interleave für zwei Speicherbänke (0 und 1)

Page Mode

Noch mehr Zeit bei der Adressierung der DRAMs lässt sich mit dem Page Mode einsparen Wenn eine Reihe mit /RAS adressiert ist (Low aktiv), ist es möglich, mehrere Spalten mit dem sich ändernden /CAS-Signal anzusprechen Das

/RAS-Signal bleibt dabei unverändert Die CAS Precharge Time (Tcp) ist hier die

Erho-lungszeit der DRAMs Die verwendeten DRAMs müssen also explizit für den Page Mode ausgelegt sein und besitzen hierfür intern eine spezielle Logik

Es kann auf so viele Bits zugegriffen werden, wie in einer Reihe untergebracht sind Bei einem 256-KBit-RAM hat jede Reihe 512 Bit Ist der Speicher einer Bank mit 18 Chips des Typs 256 KBit x 1 Bit bestückt, enthält eine Seite (Page) 512 x

2 Byte = 1 Kbyte (ohne Parity-Bits) Je größer eine Seite ist, desto wahrscheinli-cher ist es, dass sich die Daten in der gleichen Page befinden, die typiswahrscheinli-cherweise

512 Byte groß ist

Bild 8.16: Der Page Mode: Für die Daten einer Seite ändert sich lediglich das CAS-Signal, die Daten

sind gültig (valid)

Die Zeit für die Adressierung einer Reihe entfällt demnach, wenn die benötigten Bits in einer Reihe liegen Erst wenn diejenigen Bits benötigt werden, die in einer anderen Reihe liegen, oder wenn ein Refresh des Speichers durchgeführt wird, wird der Page Mode abgebrochen und es wird ein /RAS-Signal generiert, was bedeutet, dass das Page-Mode-DRAM dann wie ein konventionelles DRAM arbeitet

Durch die Kombination des Page Modes mit dem RAM-Interleave entfallen die sonst vorhandenen Wartezeiten, in denen der Prozessor nur damit beschäftigt ist, auf seine Daten zu warten Die Page-Mode-RAMs sind die Standard-Bausteine ab 286-Mainboards und arbeiten typischerweise bis zu Frequenzen von 33 MHz

Fast Page Mode

Fast Page Mode DRAMs sind eine Weiterentwicklung der Page-Mode-DRAMs Die

Page-Mode-DRAMs schreiben nach jedem CAS den Inhalt der Lese/Schreib-Buffer

zurück, was die Fast-Typen erst dann praktizieren, wenn die Page gewechselt wird – das CAS-Signal sich also ändert, was somit zu einem Geschwindigkeitsvorteil führt

Fast-Page-Mode-DRAMs sind die Standard-Bausteine ab Mainboards mit einer 486-CPU und arbeiten typischerweise bis zu Frequenzen von 50 MHz

Extended Data Out – EDO-RAM

Eine weitere Erhöhung der Verarbeitungsgeschwindigkeit gegenüber einem Fast-Page-Mode DRAM ergibt sich mit EDO-RAMs, wobei hier eine Entkopplung der CAS-Funktion erfolgt, denn dieses Signal zeigt mit der fallenden Flanke die Gültigkeit der Spaltenadresse an und mit der ansteigenden, dass die Daten übernommen wur-den (valid data)

Nach einer Wartezeit (CAS Precharge, tPC) wird dann die nächste Spaltenadresse angelegt EDO-RAMs können jedoch die nächste Adresse bereits lesen, bevor die aktuellen Daten intern verarbeitet worden sind, was durch zusätzliche Ausgangs-register realisiert wird

EDO-RAMs haben nur einen Geschwindigkeitsvorteil beim Lesen und nicht beim Schrei-ben von Daten und funktionieren typischerweise mit Frequenzen bis zu 66 MHz Ältere (486-)Mainboards arbeiten nicht mit EDO-RAMs und der Performancegewinn ergibt sich auch nur dann, wenn der PC (das BIOS) EDO-RAMs explizit unterstützt

○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○

Viele 486-Mainboards können nicht mit EDO-RAMs umgehen, so dass hierfür die –

○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○

mittlerweile sogar teureren – Fast-Page-Mode-Typen verwendet werden müssen.

Burst Extended Data Out – BEDO-RAM

BEDO-RAMs verbessern sowohl die Lese- als auch die Schreibleistung und arbeiten im Burst-Modus, d.h., dass nur eine Adresse gefolgt von mehreren Daten (-Blöcken) verarbeitet werden kann Es werden also Adressierungszyklen eingespart, weil ein BEDO-RAM selbsttätig die Adresseninformation inkrementiert Hierfür ist allerdings eine gegenüber EDO abweichende Funktion des CAS-Signals notwendig Nach der Signalisierung der gültigen Spaltenadresse wird es als Takt für den Burst-Zähler verwendet, womit keine Abwärtskompatibilität zu EDO oder Fast-Page-Mode gegeben ist Da Intel sich für SDRAMs statt BEDO entschieden hat, erfährt BEDO im PC-Bereich auch nahezu keine Unterstützung mehr

Bild 8.17: Das Timing von Fast-Page-Mode-, EDO- und BEDO-RAM im direkten Vergleich

Synchronous Dynamic RAM – SDRAM und DDR-RAM

Für SDRAM-Module werden als Speichermodule 168-polige Steckplatinen (die DIMMs, siehe folgendes Kapitel) verwendet, die eine Datenbreite von 64 Bit aufweisen Demnach ist für eine Pentium-CPU in der Minimalausstattung auch nur ein einziges DIMM notwendig

SDRAMs arbeiten wie BEDOs im Burst-Modus und zwar mit einem synchronen Takt (Mainboard-, Systemtakt) und nicht wie die anderen mit einem unterschiedlichen CAS- und RAS-Timing

Die entsprechenden RAS-, CAS-, WE- und CE-Signale gibt es zwar auch bei SDRAMs, allerdings werden mit ihnen Kommandos wie Write, Read oder Burst Stop

überge-ben Die RAS-, CAS- usw Signale werden als Command-Bus zusammengefasst, wie

es auch im folgenden Timing-Diagramm (Bild 8.18) zu erkennen ist

SDRAM-Module sind spezifiziert von 66 bis hin zu typischerweise 133 MHz und es existieren hier zwei unterschiedliche Varianten, die entweder mit einem zusätzli-chen seriellen EEPROM versehen sind oder aber nicht

Das EEPROM, das meist vom System Management Bus (SMB, siehe auch Kapitel 6.12) gesteuert wird, enthält Daten über den Modultyp, die Organisation der ver-wendeten DRAMs und über das jeweilige Timing-Verhalten, was somit eine automa-tische optimale Einstellung für SDRAMs ermöglichen soll In Anlehnung an den Erkennungsmechanismus bei den SIMMs mit Hilfe der Presence-Detect-Signale (PD)

wird das EEPROM als SPD-EEPROM (Serial Presence Detect) bezeichnet.

Bild 8.18: Ein Read-Burst-Zyklus eines SDRAMs gefolgt von einem Read-Zyklus; bei aktivem

DQM-Signal (Input/Output Mask) sind die Read-Daten (DOUT) gültig

Besitzt das SDRAM aber kein EEPROM, sind die optimalen Werte weiterhin manuell

im BIOS-Setup einzustellen Im PC-Bereich gibt es beide SDRAM-Versionen, was dazu führt, dass nicht jedes Modul in jedem als geeignet erscheinenden Mainboard funktioniert Der Einsatz von SDRAMs erscheint aus Kosten-/Nutzen-Sicht erst ab Taktfrequenzen von 100 MHz sinnvoll