PC Werkstatt Ausgabe 2000- P40 doc

REQ[4:0] W5, Y1, Y3, W7, W9 Eingänge Request-Command-Signale werden vom Ausgänge Busmaster während zwei Taktzyklen /REQ a,b für unterschiedliche Funktionen verwendet.. jeweiligen JTAG-Te

Fortsetzung der Tabelle:

Dual-Prozessor-Mode PWRGOOD AG7 Eingang Signalisierung vom Chipset, dass die

Spannungen und der Takt in Ordnung sind REQ[4:0] W5, Y1, Y3, W7, W9 Eingänge Request-Command-Signale werden vom

Ausgänge Busmaster während zwei Taktzyklen

(/REQ a,b) für unterschiedliche Funktionen verwendet Für einige dieser Funktionen sind beim Pentium oder auch

486 einzelne Leitungen vorgesehen /ASZ[1:0]: Memory Address Space Size /BE[7:0]: Byte Enable

/ATTR[7:0]: Attribut-Signale /EXF[4:0]: /DEN, SMM-Mode /DSZ[1:0]: Data Size /DID[7:0]: Deferred Identifier /LEN[1:0]: Data Length I/O-Read, I/O-Write, MEM-Read, MEM-Write Interrupt Acknowledge

RESERVED A21, L1, AC1, AE1, – Diese Pins sind nicht angeschlossen

AE45, AG5, AG9,

AG39, AG47, AS9,

AS47, BA11, BA35,

BC11, BC35

/RESET Y41 Eingang Initialisierung der CPU, Zurücksetzen aller

Register und des Cache-Speichers

Ausgang /REQ[4:0]

/RS[2:0] AE7, AE5, AC9 Eingänge Response-Status wird vom aktuellen

Agent gesendet

Modified Cache Line 1 x

TDO C13 Ausgang Test Data Output, serieller Datenausgang TESTHI A23, A25, AE39 Ausgänge Test-Pins, werden über Pull-Up-Widerstände

mit Vcc verbunden TESTLO C21, AS39, AS41, Ausgänge Test-Pins werden über

Pull-Down-AS43, AS45, BA13, Widerstände mit Vss verbunden

BA15, BA33, BA37,

BC13, BC15, BC33, BC37

Temperaturüber-wachung Die CPU stoppt bei einer Tempera-tur größer als 135 ºC und signalisiert dies mit /THERMTRIP

jeweiligen JTAG-Testfunktion /TRDY Y9 Eingang Target Ready zur Signalisierung, dass das

Target für eine Datenübertragung bereit ist /TRST A7 Eingang Test Reset, asynchrone Initialisierung des

TAPs (Test Access Port)

denn eine Overdrive-CPU für den

Fortsetzung der Tabelle:

VID[3:0] AS7, AS5, Ausgänge Voltage Identification, Signalisierung,

VREF0-VREF6 C7, S7, Y7, A47, Eingänge Referenz-Signale für die Open-Drain-Treiber

AE47, U41, AG45 der Gunning Transceiver Logic (GTL-Bus),

die der PentiumPro verwendet

Verbunden werden VREF3-0 und VREF4-7, die mit Widerständen den Low- und High-Pegel bestimmen

VSS (siehe Bild 7.56) Eingänge Masse, GND, insgesamt 111 Anschlüsse

Tabelle 7.32: Die Signale des PentiumPro

Der Standard-Chipsatz für einen PentiumPro ist der Natoma (VS440FX), der eben-falls für die erste Pentium-II-Version zum Einsatz kommt Andere Hersteller haben keinen eigenen Chipsatz für den PentiumPro vorgestellt und alle Mainboards ver-wenden daher den Intel-Natoma-Chipset

Der Nachfolger des PentiumPro, der über eine entsprechende

Multiprozessorunter-stützung verfügt, wird von Intel als Xeon bezeichnet und je nach Typ bildet ein

Pentium-II- oder ein Pentium-III-Kern hierfür die Basis Dabei kommt nicht etwa ein Sockel 8 zum Einsatz, sondern wie beim Pentium II ein spezieller Slot, der aber nicht abwärtskompatibel ist zum Slot-1 des Pentium II und daher als Slot-2 be-zeichnet wird Der 2-Level-Cache in der großen CPU-Cartridge, in der sich der Xeon verbirgt, hat eine Kapazität von 512 Kbyte, 1 Mbyte oder 2 Mbyte, womit sich diese CPU, die mit mindestens 400 MHz arbeitet, bevorzugt für Serveraufgaben emp-fiehlt

Bild 7.57: Das Layout und die Bedeutung der einzelnen Jumper beim Intel VS440FX-Mainboard für

den PentiumPro

Bild 7.58: Eine XEON-CPU verwendet eine recht große Cartridge und ist für

Multiprozessoran-wendungen (z.B mit LX-Chipset) vorgesehen

7.10 Pentium II und Pentium III

Der erste Pentium II (Klamath) wurde von Intel kurz nach den MMX-CPUs vorge-stellt und besitzt ebenfalls die entsprechenden Multimediaerweiterungen (MMX)

Im Prinzip steckt im Pentium II der Kern eines PentiumPro mit MMX-Befehlssatz Der L1-Cache wurde wie schon bei den MMX-CPUs von je 8 Kbyte auf je 16 Kbyte (Daten und Programmcode) vergrößert Der L2-Cache, dem der PentiumPro zum großen Teil seine Leistungsfähigkeit verdankt, befindet sich nun allerdings nicht mehr im gleichen Gehäuse wie der CPU-Kern, sondern sitzt in einem separaten Chip mit dem eigentlichen Prozessor zusammen auf einer speziellen Einsteckkarte, die ihren Platz in einem speziellen Slot auf dem Mainboard findet

Dieser Steckplatz wird als Slot One bezeichnet und besteht aus insgesamt 242

Kon-takten Die bisher üblichen Sockel oder genauer die hierfür passenden CPUs waren damit aus der Sicht von Intel zum baldigen Aussterben verurteilt, was dann auch für den PentiumPro (mit Sockel-8-Layout) galt, der demgegenüber jedoch über eine Multiprozessorunterstützung verfügt, während Pentium-II-Systeme maximal zwei CPUs unterstützen können Außerdem wird der L2-Cache beim Pentium II – im Gegensatz zum PentiumPro – nur mit dem halben CPU-Takt betrieben

Der Grund für die Rückkehr zur Auslagerung des L2-Cache aus dem CPU-Chip ist wohl allein in den Herstellungskosten zu sehen, denn wenn bei der Montage des Pentium Pro – dem Einbau und dem Verdrahten (bonden) der CPU mit dem L2-Cache – eine Beschädigung auftrat, konnte man den kompletten Chip nur noch wegwerfen

Bild 7.59: Der Pentium II mit entferntem SEC-Gehäuse – er setzt sich aus der eigentlichen CPU,

dem L2-Cache-Controller und einem L2-Cache von 512 Kbyte zusammen; diese Bauele-mente befinden sich auf einer beidseitig bestückten Platine

Auf der Pentium-II-Einsteckkarte befinden sich der Prozessor (GC80522PX), der aus vier Bausteinen aufgebaute L2-Cache mit einer Gesamtkapazität von 512 Kbyte sowie das dazugehörige TAG-RAM (S82459AB), die einzeln getestet und auf her-kömmlichem Wege (löten) auf die Platine (siehe Bild 7.59) gesetzt werden können, was den Ausschuss bei der Herstellung maßgeblich reduziert

Die Pentium-II-Platine befindet sich in einem recht klobig wirkenden Gehäuse,

welches als Single Edge Contact (SEC) bezeichnet wird und mit einem Kühlkörper

versehen ist Das Prinzip, die CPU und den Cache-Speicher sowie weitere Elektronik auf einer speziellen Karte unterzubringen, ist allerdings nicht neu und wurde schon vor Jahren von anderen Firmen wie AMI (Flex CPUs) oder ALR (CPU-Card) prakti-ziert, die sich jedoch alle aufgrund ihrer herstellerspezifischen Lösungen nicht am Markt durchsetzen konnten

Eine Verbesserung gegenüber dem PentiumPro wurde beim Pentium II allerdings auch vorgenommen: Um den Leistungseinbruch bei 16-Bit-Applikationen zu

behe-ben, wurden Segment-Register-Caches implementiert Jede CPU für PCs muss

insbe-sondere im 16-Bit-Betrieb laufend zwischen verschiedenen (Speicher-) Segmenten umschalten, was weniger Zeit kostet, wenn diese Registerinhalte zwischengespeichert werden können, wie es nunmehr beim Pentium II praktiziert wird

Bild 7.60: Der Pentium II im Größenvergleich zu einer Pentium-CPU

Die zweite Pentium-II-Generation wurde im Frühjahr 1998 von Intel präsentiert

und wird auch als Deschutes bezeichnet Die CPU-Taktrate wurde von zuvor

maxi-mal 300 MHz auf 333, 350 oder 400 MHz – je nach CPU-Typ – gesteigert, wobei die Versionen mit 350 und 400 MHz einen Systemtakt von 100 MHz (statt 66 MHz) und dementsprechende PC100-DIMMs benötigen

Der Deschutes verwendet zwar die gleiche Platine wie der Klamath, allerdings wer-den hier für wer-den 2-Level-Cache schnellere Pipelined-Burst-Chips mit einer Zugriffs-zeit von 5ns eingesetzt, beispielsweise die Typen KM736V604MT-5 der Firma Samsung, die, wie die eigentliche CPU, vom Kühlklotz des Pentium II eine ausrei-chende Kühlung erfahren müssen Der höhere Takt gegenüber einem Klamath führt zwar zu einer höheren Transferrate, was in der Praxis jedoch kaum spürbar ist, da die PC-typische Systemleistung eher durch den L2-Cache als durch die Bustransfers bestimmt wird Die L2-Cache-Größe beträgt sowohl beim Klamath als auch beim Deschutes 512 Kbyte Auch funktionell sind beide Pentium-II-Versionen ansonsten identisch

Etwas aufwendig mutet die gesamte Mechanik rund um den Pentium II an Auf dem Mainboard sind zwei Halterungen und am Pentium II ein Kühlkörper zu montie-ren, der üblicherweise auch noch einen Lüfter besitzt Die eine Halterung, die sich vor dem Slot 1 befindet, nimmt dann den »Pentium-II-Klotz« auf und die zweite dient zur Abstützung des Klotzes nach hinten Von einigen Mainboards wird ein Temperatursensor unterstützt, der mit einem Klebeband am Kühlkörper zu montie-ren ist und für einen Alarm bei einer zu hohen Temperatur sorgt

Bild 7.61: Die Montage eines Pentium II ist recht aufwendig und erfordert einiges Zubehör, das

zum Lieferumgang des Mainboards gehört

Bild 7.62: Der Slot 1 und die montierten Halterungen auf einem Pentium-II-Mainboard; unter der

Halterung für die Abstützung des Kühlkörpers befindet sich der 82443LX, der mit dem PIIX4 zusammen den kompletten Pentium-II-Chipsatz darstellt

An der Pentium-II-Cartridge sind auch noch einige Montagearbeiten vorzunehmen, bevor sie auf das Mainboard in den Slot 1 eingesetzt werden kann Ein Plastik-rahmen ist »aufzuschnappen« und darauf gehört der Kühlkörper, der mit einer Klammer am »Pentium-II-Klotz« zu befestigen ist, wie es im folgenden Bild er-kennbar ist

Bild 7.63: Für die Pentium-II-CPU wird ein Plastikrahmen und ein Kühlkörper mit Lüfter benötigt

Bild 7.64: Der montierte Pentium II

Das Slot-1-Konzept ist auf jeden Fall relativ aufwendig und damit in der

Herstel-Bild 7.65: Das Layout des Slot One und die Kontaktnummerierung

A35-A3 B78, A80, A79, Ausgänge Der Adressbus des Pentium II Der adressierbare

A83, A81, B80, Eingänge Speicherbereich beträgt 236 Byte I/O-Operationen B84, A84, B82, sind definiert mit /REQ[4:0]= 1000X und der B88, B83, A87, Bereich ist 64 Kbyte + 3 Byte Die Adresssignale A85, B87, B86, werden in zwei Request-Takten übertragen, A89, A91, B91, wobei die beiden AP-Signale der Paritätsprüfung

A93, B94, B92,

A96, A99, B95,

B96, B99, A97,

A100, B98

/A20M A5 Eingang Ist Address Mark 20 auf Low, wird das Adressbit

intern maskiert (Address Wrap around für 8086, Real Mode)

/ADS A115 Ausgang Signalisiert einen gültigen Address-Zyklus /AERR B118 Eingang Address Parity Error signalisiert einen

Ausgang Paritätsfehler des Adressbus und initiiert einen

Parity-Check der Agents

/AP[1:0] B116, A117 Eingänge Die Address Parity Signals geben die Parity-Daten

Ausgänge aus, High bei gerader und Low bei ungerader

Parität

/ASZ[[1:0] B104, A108 Eingänge Address Space Size, die Signale werden mit REQ[4:3] Ausgänge REQ[4:3] übertragen und kennzeichnen den

jeweiligen Adressbereich

/ASZ1 /ASZ0 Bereich

0 0 0<=A[35:3]< 4 Gbyte

0 1 4GB <= A[35:3] < 64 GB

bereiten Agent zur Verhinderung eines Überlaufs /BP[3:2] A21, B19 Eingänge Break Point, signalisieren den Status der

Ausgänge Debug-Register (Breakpoint)

/BPM[1:0] B24, A23 Eingänge Break Point More, signalisieren den Status der

Ausgänge Breakpoint-Register und der internen Counter /BPRI A103 Eingang Bus Priority Request, Signal zur Anforderung

(Arbitration), dass eine Busmasterzuteilung erfolgt

/BR[1:0] B24, A23 Eingänge Bus Request (/BREQ[1:0]), sind die Request-Pins,

Ausgänge die die /BREQ-Signale treiben und die mit den

entsprechenden CPU-Pins verbunden sind

Hiermit erfolgt nach einem Reset die Zuteilung der Agents Im Gegensatz zum PentiumPro erlaubt der Pentium II nur zwei Agents

Signal Agent0 Agent1 /BREQ0 /BR0 /BR1 /BREQ1 /BR1 /BR0 /BSEL B21 Eingang Bus Select ist mit GND verbunden und für

Ausgang zukünftige Slot-CPUs vorgesehen

Fortsetzung der Tabelle:

D63-D0 B32, B30, A32, Eingänge Der 64 Bit breite Datenbus des Pentium II

A35, B38, B31, Ausgänge

A37, B34, A33,

B36, A36, B40,

A41, B35, A40,

B39, B43, A39,

A44, B44, A48,

A43, B42, B47,

A45, B50, A49,

B46, A52, B48,

A51, B51, A53,

A55, B54, B52,

A56, B55, B56,

A57, A59, B58,

A60, B62, B59,

B60, B63, A61,

B64, A67, A63,

B66, A64, A65,

A68, A69, B67,

B68, A71, B70,

A72, B71, A73,

B72,

/DBSY A111 Eingang Data Bus Busy signalisiert, dass die Daten auf

Ausgang dem Bus gerade verarbeitet werden

/DEFER A105 Eingang Defer-Signal wird von einem Agent aktiviert

(Snoop Phase), um zu kennzeichnen, dass die aktuelle Transaktion noch nicht beendet ist /DEP[7:0] B28, A31, A29, Eingänge Die ECC (Error Correcting Codes) des Datenbusses

B27, A28, B26, Ausgänge ECC kann einzelne Bitfehler erkennen und A27, A25 korrigieren und 2-Bit-, 4-Bit-Fehler erkennen /DRDY B107 Eingang Data Ready signalisiert gültige Daten auf dem

Ausgang Datenbus

EMI B100, B81, EMI-Management, werden mit GND über

Zero-Ohm-B61, B41, B1 Widerstände direkt am Slot 1 verbunden

/FERR A7 Ausgang Floating Point Error, der interne Coprozessor

signalisiert über diesen Pin mit einem Low, dass ein Fehler aufgetreten ist

/FLUSH B2 Eingang Cache Flush, wenn ein externes System dieses

Signal aktiviert, wird der Cache-Inhalt in das DRAM geschrieben

/FRCERR B76 Eingang Functional Redundancy Check Error signalisiert

Ausgang einen Fehler in der Floating-Point-Unit,

entspricht dem /ERROR-Signal des 386/486 und

Ausgang Prozessor-Cache gespeichert sind

(Cache-Invalidierung)

/HITM A109 Eingang Hit to a Modified Line, wie HIT, hier jedoch für

Ausgang eine bereits modifizierte Cache-Line /IERR A4 Ausgang Internal Error kennzeichnet einen aufgetretenen

internen Fehler

/IGNNE A8 Eingang Wenn Ignore Numeric Error aktiviert ist,

werden vom Pentium II Fehler des mathematischen Coprozessors ignoriert und nur diejenigen Befehle ausgeführt, die nicht die Gleitkommaeinheit betreffen

/INIT B4 Eingang Initialization, im Prinzip wie ein Reset, aber

mit dem Unterschied, dass der Cache, die Write Buffer und die Floating-Point-Register nicht zurückgesetzt werden

INTR/LINT0 A17 Eingang Interrupt-Request, Anforderung eines Interrupts

Beim Power-Up dient dieser Pin der Takterkennung (Jumper: LINT0, LINT1)

NMI/LINT1 B16 Eingang Das NMI-Signal (Non Maskable Interrupt)

Beim Power-Up dient dieser Pin der Takterkennung

Fortsetzung der Tabelle:

PICD[1:0] B22, A19 Eingänge, Programmable Interrupt Controller Data Lines,

Ausgänge Datenleitungen des APIC-Bus PLL1, PLL2 C19, C23 Eingänge Anschlüsse der Phase Locked Loop (interner

Taktgenerator) für Kondensatoren (0,1uF) /PRDY B23 Ausgang Probe Ready signalisiert, dass die CPU die

normale Verarbeitung beendet hat

/PREQ A20 Eingang Probe Request, Anforderung für die

Debug-Funktion PWRGOOD A12 Eingang Signalisierung vom Chipset, dass die Spannungen

und der Takt in Ordnung sind (typ 2,5 V) REQ[4:0] B104, A108, Eingänge Request-Command-Signale, werden vom Busmaster

A197, B103 Ausgänge während zwei Taktzyklen (/REQ a,b) für

unterschiedliche Funktionen verwendet

/ASZ[1:0]: Memory Address Space Size /BE[7:0]: Byte Enable

/ATTR[7:0]: Attribut-Signale /EXF[4:0]: /DEN, SMM-Mode /DSZ[1:0]: Data Size /DID[7:0]: Deferred Identifier /LEN[1:0]: Data Length I/O-Read, I/O-Write, MEM-Read, MEM-Write Interrupt Acknowledge

RESERVED A16, A47, A88, – Diese Pins sind nicht angeschlossen und für

A113, A116, B12, Weiterentwicklungen reserviert

B14, B15, B20,

B112

/RESET B74 Eingang Initialisierung der CPU, Zurücksetzen aller Register

und Cache-Speicher /RP B114 Eingang Request Parity, Paritysignal über /ADS und /

Ausgang REQ[4:0]

/RS[2:0] B111, A112, Eingänge Response-Status wird vom aktuellen Agent

110 Transfer Modified