Giáo trình điện tử công nghiệp part 3 doc

KÍ hiệu của phần tử NOR Mạch không tiếp điểm thực hiện chức năng hàm NOR như trên hình 3.30b.. Mạch không tiếp điểm của XOR được tạo ra từ các phần tử lôgic cơ bản như trên hình 3.33b h

nhờ dùng tranzito trường loại

MOSFET kiểu bù (CMOS:

) Lai PLA PL

61

kênh P dẫn mạch, tranzito kênh N khoá, đầu ra Y = 0, Ngược lại, khi đầu vào

là 0V, tranzito kênh P khoá, tranzito kênh N dẫn mạch, do đó, đầu ra ở mức (- U) Vì luôn luôn có một tranzito khoá nên công suất tiêu thụ rất nhỏ

- Ham YES va ham NOT 1a các hàm một biến (một cửa vào)

- Cổng AND và cổng OR khi nối chung các cửa vào có thể chuyển thành cổng

Mạch tiếp điểm thực hiện chức năng hàm

NAND như hình 3.26a Đèn Ð tắt (Y = 0) khi ấn Bảng 3.8: Bảng chân lí của

cả hai nút ấn N¡ và N; @, = X; = 1) Như biểu

thức (3.7), phần tử NAND tương ứng với OR của

hai phần tử NOT (hai tiếp điểm thường đóng mắc

song song) Hãy so sánh kĩ hình 3.4 và 3.28

Mạch không tiếp điểm thực hiện chức năng

hàm NAND như trên hình 3.26b Khi cả hai đầu

vào X đều có xung dương (X, = X; = l) thì

tranzito T sẽ thông, vì thế base dương Đầu ra Y

sẽ có thế âm:(Y = 0)

Hinh 3.27: 4 hidu phdn tit NAND Hình 3.28: Ví dụ về các IC chứa cổng NAND

hai cửa vào

Cổng NAND được tạo

hình 3.29 Lí luận như

mạch NOT (hình 3.24), ta

thấy khi tranzito kẽnh N

làm việc thì tranzito kênh Gye >

P ngưng và ngược lại Khi - ry s

hoặc cả hai có thế thấp, thì =

tranzito kénh N tuong tmg Hình 3.29: Cổng NAND dùng CMOS

63

khoá và đầu ra không thông xuốn; ø mát nên Y có thế cao (Y= 1) Khi X, =

X, = 1 thiT,, T, thong va Y = 0,

3.2.6 Phan tit NOR (HOAC - KHONG)

Phần tử này thực hiện phép phủ dink cia OR (tổng lôgic) nên biểu thức

Hinh 3:30: Mach thực hiện hàm NOR

Bảng 3.9 là bảng chân lí của cổng NOR Mạch tiếp điểm thực hiện chức

năng hàm NOR như trên hình 3.30a Đèn tắt khi ấn nút N, hoặc N; hoặc cả

Hình 3.31 KÍ hiệu của phần tử NOR

Mạch không tiếp điểm thực hiện chức năng hàm NOR như trên hình 3.30b Chỉ cần đầu vào X4 hoặc X; hoặc cả hai có xung đương là tranzito T

thông, đầu ra Y sẽ có thế âm (Y = 0).

Tình 3.30c là cổng NOR dùng CMOS Khi có ít nhất một đầu vào có thế đương (hoặc X, hoặc X,) hoặc cả hai đầu vào đều có thế dương thì hoặc T;, hoặc Tạ hoặc cả T,{va T, thong mạch và đầu ra Y = 0 Khi cả hai đầu vào X, =

X, = 0 thi T, va T, khod, con T, và T; thông nên Y = 1

Hình 3.31 là kí hiệu cia phan tir NOR

Cổng HOẶC LOAI TRU (XOR = EXOR = EXCLUSIVE OR) còn gọi là cổng không đồng trị có bảng chân lí là bảng 3.10 Bảng chân lí của XOR (bảng 3.10) khác với bang chan If cha OR (bang 3.5) & trường hợp cuối cùng

SGT BienTu CN,

64a

Đó là, khi hai đầu vào đều có mức lôgic 1 thì đầu ra của cổng OR có mức lôgic 1, còn đầu ra của cổng XOR có mức lôgic 0

Biểu thức hàm Boole của cổng XOR là:

Y=X, ®X, =X,X,+X,X, 69)

Mạch tiếp điểm thực hiện chức nang ham XOR nhv trén hình 3.33a Mạch không tiếp điểm của XOR được tạo ra từ các phần tử lôgic cơ bản như trên hình 3.33b hoặc tạo ra từ các cổng NAND như trên hình 3.33c Các kết quả lôgic ở đầu ra có được nhờ sử dụng các biểu thức hàm Boole đã biết với lưu ý :

Hình 3.34 là hai ví dụ về IC chứa cổng XOR

3.2.8 Cổng ĐẢO HOẶC LOẠI TRỪ

Cổng ĐẢO HOẶC LOẠI TRỪ (XNOR = EX NOR = EXCLUSIVE NOT OR) còn gọi là cổng đẳng trị với bảng chân lí

Đầu ra Y là đảo lại của đầu ra XOR cổng XNOR

(bảng 3.10) % |x] Y

Cổng XNOR có mức lôgic 1 ở đầu ra chỉ

khi các đầu vào có cùng mức lôgic (hoặc

lôgic 0, hoặc lôgic 1) Khi các đầu vào có

mức lôgic khác nhau thì đầu ra luôn có mức

lôgic 0

hàm XNOR như hình 3.35a.Sơ | LỆ

đồ cổng XNOR không tiếp đim |)

Các chân ra của IC dùng để nối với mạch ngoài, có chân là đầu vào, có chân là đầu ra Như IC 4082 chứa hai cổng AND bốn cửa vào ở hình 3.10 có các chân đầu vào là 2-3-4-5-9-10-11-12, các

chân đầu ra là 1-13, các chân nguồn là 7-14

và hai chân không dùng là 6-8 Có thể vẽ lại

IC 4082 như hình 3.37, trong đó không vẽ

các chân không sử dụng và các chân nguồn

Khi sử dụng IC, ta phải lưu ý:

- Nối đúng, đủ chân nguồn

~ Không nối các chân bỏ của IC

- Không nối các chân đầu ra không dùng

- Phân:tử độc lập nào trong IC không dùng thì không nối các chân vào và

ra của phần tử đó Như trén hình 3.37, nếu cổng AND phía dưới không đùng thì không nối vào mạch các chân 9-10-1 1-12-13 -

- Các chân đầu vào không dùng thì không được bỏ không mà phải nối vào mạch tuỳ theo từng trường hợp cụ thể Nếu một chân vào không được nối, nó

có thể bị nhiễu hoặc tự động chuyển lên mức lôgic 1, Đó là điều phải tránh

Không bao giờ nối chân vào không đùng của cổng AND như hình 3.38d vi đầu ra sẽ luôn ở mức lôgic 0 (độc giả có thể tự suy kết quả)

b)

Hình 3:38 : Cách nối chân vào không dùng của cổng VÀ và HOẶC

Cổng OR; Như hình 3.38f, cổng OR ba cửa vào X,-X;:ÄX; có chân vào X không dùng thì không được bỏ lửng mà phải nối như hình 3.38g hoặc 3.38h Lúc đó, cổng OR ba cửa vào sẽ giống như cổng AND hai cửa vào,

Không bao giờ nối chân vào không dùng của cổng OR như hình 3.38e vì đầu ra sẽ luôn ở mức lôgic 1

68

2 Khi một chân vào của cổng AND bình thường phải ở mức lôgic 1, còn khi làm việc phải đưa về mức lôgic 0 thì không được nối như hình 3.39a vì khi không ấn nút chân đó sẽ bị "treo lửng" mà cần phải nối như hình 3.39b Khi đó, chân sẽ có mức lôgic 1 lúc bình thường, còn khi ấn nút N sẽ có mức lôgic 0 Với IC họ 74 thì R thường là 4,7 kQ

Hình 3.39: Cách nối chân cổng AND cân chuyển từ lögic 1 về lôgic 0

3 Khi một chân vào của cổng AND bình thường phải ở mức lôgic 0, còn khi làm việc phải đưa về mức lôgic 1 thì không thể tương tự như trên mà nối theo hình 3.40a vì mức lôgic 0 sé khong dim bảo tin cậy Cần phải nối như

Hinh 3.40: Cách nối chân cổng AND cần chuyển từ lôgic 0 lên lôgic 1

Tóm lại, từ một số cổng lôgic này có thể ghép nối để chuyển thành một cổng lôgic khác Bạn đọc có thể tự suy luận trên hình 3.41

69

Các mạch lôgic tổ hợp (Combinational Logic) thường được chế tạo đưới đạng

TC Mạch được cấu trúc từ các cổng lôgic nhằm thực hiện một chức năng nào đó

- Trong các khâu biến đổi tin tức, mạch lôgic tổ hợp thực hiện các chức năng mã hoá, giải mã, chuyển đổi từ mã hệ đếm này sang mã hệ đếm khác 70

- Trong các khâu gia công tin tức, mạch lôgic tổ hợp thực hiện cắc chức năng tạo hàm, chọn kênh, phân kênh, làm các phép tính số học.v v

Ta xét một số mạch lôgic tổ hợp đơn giản và thông dụng nhất

3.3.1 Bộ mã hoá (Encoder) số thập phân sang nhị phân (mã hoá BCD)

Xét hệ nhị phân BC]-§8421 Trong hệ này, theo bảng 3.2, mười số 0 + 9 được biểu thị qua các số nhị phân bốn bit và có thể viết lại như bảng 3.12

1 0J90J0J0|0|Jo|ololitl|olilololo

Chú ý: Các đầu vào là không đồng thời, nghĩa là không bao giờ để xảy ra trường hợp có số đầu vào là 2 (hoặc lớn hơn 2) cùng có mức lôgic 1

Bảng chân lí bộ mã hoá này cho trên bảng 3.13

Cũng có thể mã hoá theo sơ đồ hình 3.42b Ở sơ đồ này, bình thường các đầu vào có mức lôgic 1 Khi mã hoá số thập phân nào (đầu vào chuyển về mức lôgic 0) thì đầu ra tương ứng sẽ chuyển về mức lôgic l Bảng chân lí của sơ đồ cho trên bảng 3.14

Hình 3.43 : Ma trận điết mã hoá ‘ Hinh 3.44: IC ma hod

hệ mười sang BCD - 8421 hệ mudi sang BCD - 8421

Có thể thay các phần tử OR ở hình 3.42 bằng các điốt (gọi là ma trận điốt) như sơ đồ mạch mã hoá trên hình 3.43

1C mã hoá hệ đếm mười sang hệ BCD - 8421 được ví dụ trên hình 3.44 là 1C 74147 Bảng chân lí của IC này là bảng 3.15

73

số trong hệ thập phân tương ứng với một tổ hợp 4 bít với hai chữ số (0 và 1) trong hệ nhị phân BCD nên bộ giải mã này có 4 đầu vào và 10 đầu

ra Bảng 3.16 là bảng chân lí của bộ giải mã này

Theo bảng 3.16, ta thấy ứng với mỗi con số (4 bit) ở

mã BCD - 8421 chỉ có một con số duy nhất của hệ mười Vậy, mạch giải mã có đặc tính hàm AND và có thể viết dưới đạng hàm lôgic: ˆ

Mười mạch AND trên tạo thành mạch giải mã như trên hình 3.45 Ví dụ đầu vào là tổ hợp: A¿ = 0; A; = 1; A; = 1; As= 0 thì đầu ra tương ứng số 6 có mức lôgic 1 vì bốn đầu vào cổng AND¿ đêu có mức lôgic 1

Bộ giải mã con số hệ đếm hai BCD - 8421 sang con số hệ đếm mười còn gọi là bộ giải mã 1 trong 10 (1 - of - 10 Decoder) Các IC giải mã l trong 10 được ví dụ trên hình 3.46 14 IC 7442, 4028

Bảng 3.16 Bảng chân lí của bộ giải mã BCD - 8421 sang hệ 10

A; |A; |A, |A |0|11|2]13[4 |5] T17 ]s[as

3.3.3.B6 chuyén déi ma BCD - 7 thanh

Để biểu thị các chữ số từ 0 + 2 trong hệ đếm 10 hay từ 0 + F (trong hệ đếm 16) (xem bảng 3.1), người ta thường sử dụng tập hợp 7 thanh phát sáng,

kí hiệu a, b, c, đ, e, f, g như hình 3.47 Mỗi chữ số cần biểu thị tương ứng với

gg 0123456799

Hinh 3.47: Biểu thị các chữ số đếm theo mã 7 thanh

75

một số thanh phát sáng và được điều khiển nhờ các bộ chuyển đổi Xét bộ chuyển đổi mã BCD - 8421 - 7 thanh có bảng chân lí như bảng 3.17

Bang 3.17: Bdng chan it giải mã từ BCD sang 7 thanh

5) Phương pháp dùng tình thể lắng

Hiển thị tính thể lỏng LCD (Lìquid-Crystal Display) có nhiều ưu điểm hơn hiển thị bằng LED nên hiện nay phương pháp này được dùng phổ biến

Đó là do :

- Tiêu thụ rất ít điện năng

- Cấu trúc gọn, đẹp, độ bền cơ học cao

- Có thể điều khiển trực tiếp từ các IC

76

được hình, dấu của

điện cực (màu đen)

trên nên trong suốt

của phần tỉnh thể lỏng

không bị tối Đó là

trường hợp hai màng

Hình 3.49: Một vài phdn nit hién thi 7 thanh

lọc phân cực góc 90° Khi hai màng lọc phân cực song song thì có chữ số trong trên nền tối Để rõ chữ số, loại này có đèn chiếu sáng phía sau qua tấm kính tấn

xạ nhằm phân bố đều ánh sáng (hình 3.51)

77

Nguồn điện cấp cho các điện cực là nguồn

Xung vuông, tần số 30 Hz + 100 Hz, điện áp từ 3V `

+ 8V hoặc có thể rất thấp (1,5V)

Nếu tính thể lỏng có trộn các hạt màu, người ta

tạo được các LCD màu loại GHD-LCD (Guest-

Host-Dichrone LCD) Với kĩ thuật nhiều lớp,

chồng nhiều LCD một màu lên nhau, ta

một LCD nhiều màu

3.3.4 Bộ chọn dữ liệu

Các bộ chọn dữ

liệu được chia ra hai

loại: bộ chọn kênh hay

các địa chỉ đữ liệu đầu

vào và chuyển dữ liệu

ở địa chỉ đó ra đâu ra,

{ Dau ra khong đảo

Hinh 3.52: Cấu trúc bộ chọn kênh cấu trúc như trên hình 3.52 Các đầu vào bao gồm:

78

- Các đâu vào đữ liệu: để nhập dữ liệu (đồng thời)

- Các đầu vào địa chỉ: để chọn địa chỉ dữ liệu

- Đầu vào cho phép (Enable): cho phép chuyển dữ liệu đã chọn ra đầu ra

Bộ chọn kênh có thể có một đầu ra hoặc hai đầu ra (liên hợp với nhau) Nếu bộ chọn kênh có k đầu vào địa chỉ thì chỉ có thể chọn được một trong số tối da 2* đầu vào đữ liệu và được gọi là bộ chọn kênh 2* bịt

Có thể nói, bộ chọn kênh là bộ chuyển thông tin dưới dạng song song (vào đồng thời) ở đầu vào thành nối tiếp (từng thông tin) ở đầu ra

Hình 3.53 biểu thị sơ đồ lôgic của bộ chọn kênh 4 bit Nguyên lí hoạt động của bộ chọn kênh gần giống bộ giải mã dưới sự điều hành của tín hiệu điều khiển E Kênh được truyền dẫn sẽ được chọn địa chỉ theo các đầu vào địa chỉ

+

Ds

Hình 3.53: Sơ đồ lôgic của bộ chọn kénk 4 bit

Ví dụ: Cần truyền dẫn dữ liệu đầu vào D, = 1 téi đầu ra Địa chỉ chọn Áo

=0; A, = I và cho tín hiệu điều khiển E= 0 Khi đó, 4 đầu vào cổng AND G, đều có mức lôgic 1 và đầu ra có mức lôgic 1, qua cổng ORcófF=l (F=0), nghĩa là D; = 1 đã được chuyển ra F = 1 Nếu D; = 0 cần chuyển thì trong 4 đầu vào cổng AND có một đầu ở mức légic 0 và đầu ra AND G; có mức logic

0, din dén F=0 (F=1), nghĩa là D, = 0 đã được chuyển ra F = 0

79

Hình 3.54 là sơ đồ lôgic của bộ chọn kênh 8 bịt với IC tương ứng (3.54b) Bạn đọc có thể tự tìm hiểu mạch như một bài tập

Hình 3.55 là mạch lôgic bộ phận kênh 8 đầu ra lí giải hoạt động của mạch không khó khăn vì thực chất đây là mạch giải mã Bạn đọc có thể tự tìm hiểu 3.3.5 Các bộ số học

Trong các thiết bị tính toán và gia công tín hiệu số thường xảy ra việc phải thực hiện các phép tính số học (cộng, trừ, nhân, chia ) và phải dùng các

Trong phạm vị giáo trình này chỉ xem xét mạch cộng xây đựng từ các céng logic Cé hai dạng mạch cộng là mạch bán cộng và mạch cộng toàn phần (hay cộng đầy đủ) +

có hai đầu vào cho hai số cộng và

hai đầu ra cho tổng số (TS) và số

nhớ (N) (hình 3.56) Ba sơ đồ lôgic của mạch bán cộng cho trên hình 3.57 và bảng 3.18 là bảng chân lí mạch bán cộng

S¬¬o " -

Ở sơ đồ hình 3.57b, ta thấy khi A = B=0 thì đầu ra của XOR là TS = 0 (xem

bảng 3.10) còn đầu ra của AND là N = ; Khi A = 1,B= 0 hoặc A =0,B= thì

TS=0,N =0 Khi A =B= Ithì TS= 0,N = 1 Bạn đọc tự giải thích tiếp hai sơ đồ

81

b) Mạch cộng toàn phần ‹ Mạch cộng toàn phần (FA-Full Adder) là mạch đùng để cộng 2 số nhị phân 2 bit trở lên

Trên hình 3.58b là mạch cộng toàn phần được xây dựng từ 2 mạch bán cộng và 1 cống OR Bảng chân lí mạch cộng toàn phần là bảng 3.19