3.1 - Cau truc mach cac Flip FLop pot

Flip - Flop FF là các phần tử nhớ cơ bản, là phần tử có khả năng l u trữ nhớ một trong hai trạng thái 0 hoặc 1.. Sơ đồ khối tổng quát của 1 FF: Các ký hiệu về tính tích cực: FLIP FLOP Cá

Flip - Flop (FF) là các phần tử nhớ cơ bản, là phần tử có khả

năng l u trữ (nhớ) một trong hai trạng thái 0 hoặc 1

Bài 3.1: Cấu trúc mạch các flip flop

FF có từ 1 đến 1 vài đầu vào điều khiển, có 2 đầu ra luôn luôn

ng ợc nhau là Q và Tùy từng loại FF, do chế tạo có thể còn có

đầu vào xóa (thiết lập “0” - Clear), đầu vào thiết lập (thiết lập “1”

- Preset) Ngoài ra, FF còn th ờng hay có đầu vào đồng bộ (Clock)

Ch ơng 3: các mạch Flip flop cơ bảnQ – flop cơ bản

Sơ đồ khối tổng quát của 1 FF:

Các ký hiệu về tính tích cực:

FLIP FLOP

Các tín hiệu

điều khiển

Ck

Pr

Clr

Q

Q

Ký hiệu Tính tích cực của tín hiệu

Tích cực là mức thấp “L”

Tích cực là mức cao “H”

Tích cực là s ờn d ơng của xung nhịp

Tích cực là s ờn âm của xung nhịp

1 Flip flop RS cơ bản.

Q

Q

1.1 Cấu trúc mạch và ký hiệu:

1.2 Nguyên lý làm việc:

a Hai trạng thái ổn định:

Khi không có tín hiệu, tức là , mạch có hai trạng thái

ổn định - trạng thái 0 và trạng thái 1

1 S

Q = 0, : là trạng thái 0

Q = 1, : là trạng thái 1

1

Q 

0

Q 

A B

+ ở trạng thái 0:

1

Q 

Q = 0  cổng B ngắt 

, 1  cổng A thông  Q = 0

Q  S 1

 Do đó, mạch hoàn toàn tự động duy trì

trạng thái 0

+ ở trạng thái 1:

 Do đó, mạch hoàn toàn tự động duy trì trạng thái 1

Q = 1,  cổng B thông  R 1 Q  0

 cổng A ngắt  Q = 1

0

Q 

b Không cho phép đ a tín hiệu đồng thời vào cả và :R S

Do đặc tính mạch cổng NAND, khi thìR S 0 Q Q 1

 Không phải là trạng thái 0

Không phải là trạng thái 1  Không phải là phần tử nhớ

c Bảng chức năng và ph ơng trình đặc tr ng:

Kí hiệu: Qn: Trạng thái hiện tại

Qn+1: Trạng thái tiếp theo

Quan hệ logic giữa Qn+1 và Qn, R, S biểu thị bằng bảng chức

năng mô tả sự chuyển đổi trạng thái xảy ra:

Q n R S Q n+1

0 1 0 x 1 1 0 x

Bảng Karnaugh:

00 01 11 10 0

1

Q n

RS

0 1 x 0

1 1 x 0

Ph ơng trình đặc tr ng của FF:















cấm) thái

trạng từ

buộc (ràng

0 RS

Q R S

2 Flip flop RS đồng bộ.

2.1 Cấu trúc mạch và ký hiệu:

2.2 Nguyên lý làm việc:

Khi CP = 0, các cổng C, D bị ngắt, FF bị cấm, duy trì trạng thái cũ

S R

CP

S

R CP

Q Q

Để khắc phục nh ợc điểm của

FF RS cơ bản là trực tiếp điều khiển, ng ời ta thêm vào hai cổng

điều khiển và một tín hiệu điều khiển, nên tín hiệu đầu vào đ ợc truyền qua cổng điều khiển Các cổng A, B làm thành FF RS cơ

bản, các cổng C, D là cổng điều khiển, CP là tín hiệu điều khiển, th ờng là xung đồng hồ hoặc xung

mở chọn mạch

Khi CP = 1, các cổng C, D thông thì FF sẵn sàng (tiếp thu tín hiệu),

nó tiếp thu tín hiệu đầu vào R, S Ta thấy rằng, hoạt động của mạch lúc này hoàn toàn giống nh FF RS cơ bản

R S

CP

+ R = 0, S = 1: đầu ra cổng C ở mức thấp, FF

lật ở trạng thái 1

+ R = 1, S = 0: đầu ra cổng D ở mức thấp, FF bị

xóa về trạng thái 0

+ R = S = 0: các cổng C, D đều đ a ra mức cao,

FF sẽ duy trì trạng thái cũ

+ R = S = 1: thì các cổng C, D đều đ a ra mức

thấp, dẫn đến Q và đều là mức cao, đó là

trạng thái cấm

Q

Do đó, bảng chức năng và ph ơng trình đặc tr ng biểu thị quan hệ logic giữa Qn+1 và Qn, R, S gần giống nh FF RS cơ bản, chỉ khác là thêm trong điều kiện CP = 1

Đ ợc cấu tạo trên cơ sở mạch FF RS đồng bộ

nhằm giải quyết vấn đề ràng buộc lẫn nhau của

các tín hiệu đầu vào R, S Đầu ra cổng C nối

đến các đầu vào cổng A, E

D

CP

2.3 Mạch chốt D:

Khi CP = 0: cổng C, E ngắt nên FF duy trì

trạng thái cũ

+ D = 0: C = 1, E = 0  FF ở trạng thái 0

Khi CP = 1:

+ D = 1: C = 0, E = 1  FF ở trạng thái 1

Vậy ph ơng trình đặc tr ng của mạch chốt FF D là:

Qn+1 = D với điều kiện: CP = 1

2.4 Đặc điểm cơ bản của FF RS đồng bộ:

• Ưu điểm: Điều khiển chọn mở mạch

• Nh ợc điểm:

Trong thời gian CP = 1, tín hiệu vào vẫn trực tiếp

điều khiển trạng thái đầu ra của FF

3 Flip flop RS chủ tớ (Master - Slave).

3.1 Cấu trúc mạch và ký hiệu:

Hai FF RS đồng bộ nối ghép dây

chuyền với nhau, một là FF master,

một là FF slave, xung đồng hồ cung

cấp cho chúng là đảo nhau

R

S CP

I

Master

Slave

Qm

m

Q

3.2 Nguyên lý làm việc:

- Khi CP = 0:

Cổng G, H ngắt nên FF master ngắt

, cổng C, D thông nên FF slave

sẵn sàng, nó tiếp thu tín hiệu đầu ra

master, do đó: Q = Qm,

1

CP 

m

Q

Q 

- Sau khi đột biến s ờn d ơng CP:

CP = 1 master thông qua các cổng G,

H tiếp nhận tín hiệu đầu vào

Vậy:











0 RS

Q R S

Qnm 1 nm

Với điều kiện: CP = 1

slave bị ngắt, đầu ra Q, duy trì trạng thái cũ 0

CP 

Q Q

I

Master

Slave

Qm

m

Q

- Khi s ờn âm xung đồng hồ CP:

CP đột biến xuống 0, master bị ngắt

đột biến lên 1, slave tiếp nhận tín

hiệu đã đ ợc master ghi nhớ từ thời gian

CP = 1, nghĩa là slave chuyển đổi trạng

thái

Vậy:















0 RS

Q R S

Với điều kiện đã xuất hiện s ờn

âm của CP

Cấu trúc điều khiển master slave đã giải quyết vấn đề trực tiếp điều khiển, trong khi CP = 1 tiếp thu tín hiệu, s ờn âm

của CP kích chuyển trạng thái đầu ra

CP

3.3 Đặc điểm cơ bản:

• Ưu điểm:

• Nh ợc điểm: Vẫn còn ràng buộc giữa R và S khi CP = 1

4 Flip flop JK chủ tớ (Master - Slave).

4.1 Cấu trúc mạch và ký hiệu:

FF RS master slave nói ở trên vẫn

còn ràng buộc R và S, nguyên nhân

chính là khi R = S = 1 đầu ra các cổng

G, H đều ở mức thấp, dẫn đến tình

huống không mong muốn là Qm = 1 và

K

J CP

I

Master

Slave

Qm

m

Q

1

Qm 

Xét mạch FF RS master slave khi CP

= 1, Q và không đổi trạng thái và là

đảo của nhau Chỉ cần đem mức các đầu

ra Q và đ a đến đầu vào của G, H thì

có thể khắc phục tình trạng cả Qm = 1

và giải quyết vấn đề ràng buộc

giữa tín hiệu đầu vào

Q

1

Qm 

Q

4.2 Nguyên lý làm việc:

Đây là mạch cải tiến của mạch FF

RS master slave nên nguyên lý làm

việc giống nh FF RS master slave, chỉ

khác bởi sự t ơng đ ơng sau của các tín

hiệu đầu vào:

I

Master

Slave

Qm

m

Q

n

n

KQ R

Q J S





Vậy:

Qn1 SRQn JQn  KQnQn

n n

Q K Q

 Với điều kiện đã xuất hiện s ờn âm

xung đồng hồ CP

J và K không bị ràng buộc lẫn nhau, các IC của chúng

đ ợc sản xuất nhiều, sử dụng rộng rãi, tính năng u việt

4.3 Đặc điểm cơ bản:

• Ưu điểm:

• Nh ợc điểm: Yêu cầu J, K duy trì không đổi trong thời gian CP = 1

5 Flip flop D.

5.1 Cấu trúc mạch điện:

CP

D C

D

2

Z3

Z4

5.2 Nguyên lý làm việc:

- Khi CP = 0:

Các cổng C, D bị khóa, Z1 = Z2 = 1,

FF cơ bản gồm các cổng A, B duy trì

trạng thái cũ

+ Nếu D = 1 thì: Z4 DZ2 11 0

1 0 1 Z

Z

Z3  1  4   

CP đóng vai trò tín hiệu đầu vào đối với cổng C

thông, cổng D ngắt

+ Nếu D = 0 thì: Z4 DZ2 011

0 1 1 Z

Z

Z3  1  4   

CP đóng vai trò tín hiệu đầu vào đối với cổng C ngắt, cổng D thông

Q Q

CP

D C

D

2

Z3

Z4

- Thời gian s ờn d ơng của CP:

+ Nếu D = 1 thì D bị ngắt, CP chỉ có thể

thông qua cổng C mở

0 1

1 CP

Z

Z1  3    

Z1 = 0 dẫn đến 3 tác động sau:

- Kích FF thiết lập 1: Q = 1, Q 0

- Ngăn trở trạng thái 0 của FF.

- Duy trì trạng thái 1 của FF.

+ Nếu D = 0 thì C bị ngắt, CP chỉ có thể

thông qua cổng D mở

Z2 = 0 dẫn đến 2 tác động sau:

- Xóa FF về 0: Q = 0, Q 1

- Duy trì trạng thái 0 của FF.

0 1

1 1 CP

Z Z

Z2  1  4     

Tóm lại:

Qn+1 = D với điều kiện đã xuất hiện s ờn d ơng của CP

§iÒu khiÓn s ên xung, kÝch víi s ên d ¬ng CP, trong thêi gian CP = 1 m¹ch tù gi÷ nguyªn tr¹ng

5.3 §Æc ®iÓm c¬ b¶n:

• ¦u ®iÓm:

• Nh îc ®iÓm: Trong mét sè tr êng hîp, sö dông kh«ng tiÖn b»ng FF JK