thao tác cơ bản để lập trình cho FPGA

thao tac co ban de lap trinh cho fpga

THAO TÁC C B N Đ L P TRÌNH CHO FPGA Ơ Ả Ể Ậ

TRÊN XILINX ISE 8.2i

I) T o project m i ạ ớ

− Ch y chạ ương trình ISE, ta s th y giao di n nh sau.ẽ ấ ệ ư

1

− Ch n Menu File ọ  New Project

Trong giao di n s hi n ra c a s sau.ệ ẽ ệ ử ổ

2

− Nh p tên cho Project m i Tên này s t đ ng đậ ớ ẽ ự ộ ượ ấc l y làm tên c aủ Folder l u các File liên quan đ n Project.ư ế

3

− Thi t l p các thông s cho Card FPGA mà ta s d ng.ế ậ ố ử ụ

+ Dòng s n ph m (Family).ả ẩ

4

+ Thi t b (Device).ế ị

5

+ D ng thi t k , đóng gói (Package).ạ ế ế

+ T c đ (Speed).ố ộ

6

− Ch n Next Ta s th y hi n ra c a s Create New Source Ta có th t oọ ẽ ấ ệ ử ổ ể ạ

1 File Source m i t đây, ho c có th t o sau khi Project m i đã đớ ừ ặ ể ạ ớ ượ c

t o thành.ạ

+ Ch n ki u Source File Nh p tên c a Source File Ch n Next đọ ể ậ ủ ọ ể sang bước k ti p.ế ế

7

+ Khai báo module c a chủ ương trình Bước này cũng có th để ượ c

th c hi n sau khi t o Project Ch n Next.ự ệ ạ ọ

8

+ Giao di n s hi n ra c a s tóm t t các thu c tính mà ta đã thi tệ ẽ ệ ử ố ắ ộ ế

l p cho Source File m i Ch n Finish đ ti n hành t o Sourceậ ớ ọ ể ế ạFile

+ Chương trình s yêu c u xác nh n l i vi c t o Source File Ch nẽ ầ ậ ạ ệ ạ ọ Next

9

− Giao di n cho phép Add Source File N u mu n Add Source File, taệ ế ố

ch n Add Source ọ  Ch n Source File c n Add ọ ầ  Ch n Add.ọ

10

− Giao di n hi n ra c a s tóm t t các thu c tính mà ta đã thi t l p choệ ệ ử ố ắ ộ ế ậProject m i.ớ

11

− Ch n Finish đ ti n hành t o Project Sau khi hoàn thành, Giao di n sọ ể ế ạ ệ ẽ

nh sau.ư

− Double Click đ th y để ấ ược Source File có d ng vhd c a Project.ạ ủ

12

13

II) Biên d ch và th c thi project lên Kit FPGA ị ự

− So n th o chạ ả ương trình c n th c thi Sau đó Click đ m m cầ ự ể ở ụ Synthesis-XST

− Double click vào Synthesis đ ti n hành phân tích chể ế ương trình, ki mể tra l i.ỗ

14

+ Chượng trình dang ch y.ạ

+ Có l i x y ra trong quá trình ki m tra, bi u tỗ ả ể ể ượng trước Synthesis

s hi n đ ẽ ệ ỏ

15

+ Ta kéo xu ng thanh Transcript ố  Error  Double Click vào thông báo l i đ ki m tra.ỗ ể ể

16

+ Sau khi sửa lỗi, việc phân tích và kiểm tra đạt kết qua tốt Biểu tượng hiện ra màu xanh.

− Click ph i chu t vào Implement Desingn ch n Run (ho c Double Click).ả ộ ọ ặ

17

18

− Đ n p chể ạ ương trình lên Card FPGA, ch n Configure Device.ọ

− C a s thi t l p các tùy ch n cho vi c k t n i thi t v hi n ra Thử ổ ế ậ ọ ệ ế ố ế ị ệ ườ ng

ta s d ng ch đ Default Ch n Finish.ử ụ ế ộ ọ

19

− Chương trình đang ki m tra và ti n hành vi c liên k t thi t b , chu n bể ế ệ ế ế ị ẩ ị cho vi c Load d li u lên Card FPGA.ệ ữ ệ

− N u có l i x y ta ra trong quá trình k t n i thi t b , ta ph i th c hi nế ỗ ả ế ố ế ị ả ự ệ

k t n i l i b ng cách Click chu t ph i lên dòng ch màu xanh lamế ố ạ ằ ộ ả ử

“Right click to Add Device or Initialize Jtag chain”, ch n Initialize chain.ọ

20

21

22

− Ti p theo ta ph i ch n Programming File cho FPGA b ng cách link đ nế ả ọ ằ ế File này (n m trong Folder ch a Project) Các yêu c u còn l i ta ch nằ ứ ầ ạ ọ Bypass.

− Kích vào con FPGA trên s đ k t n i ơ ồ ế ố  ch n Program ọ  Apply

Chương trình s th c hi n load Data lên FPGA Khi hoàn thành, chẽ ự ệ ươ ngtrình s thông báo “Program Success”, ho c báo “Program Failed” n uẽ ặ ế

nh không hoàn thành.ư

23