HƯỚNG DẪN SỬ DỤNG CADENCE VIRTUOSO

Analog IC Design Cadence Virtuoso Tutorial NG DẪN SỬ DỤNG CADENCE VIRTUOSO HƯỚ ƯỚNG Tài liệu chia làm hai phần chính: Ph Phầần I: Hướng dẫn cách vẽ schematic mô Cadence Schematic Composer Các công cụ cần thiết dành cho phần hướng dẫn bao gồm: ( Hướng dẫn tài liệu kèm) - Thực cài đặt máy ảo VMware - Xuất phần mềm Cadence 6.1.4 Redhat Enterprise Linux Ph Phầần II: Hướng dẫn vẽ layout môi trường Cadence Layout Editor LVS Analog IC Design Cadence Virtuoso Tutorial ẦN I PH PHẦ ẾT KẾ NGUY ÊN LÝ VÀ MÔ PH ỎNG THI THIẾ NGUYÊ PHỎ Thực cài đặt VMware - Đối với máy chạy hệ điều hành window thực cài đặt VMware workstation for Window - Đối với máy chạy hệ điều hành Linux thực cài đặt VMware workstation for Linux - Đối với máy chạy hệ điều hành MAC OS thực cài đặt VMware Fusion for Mac OS Sau thực cài đặt xong VMware, khởi động chương trình WMware cho sau: Vào application Open a Virtual Machine dẫn đường link đến vị trí chứa khối hệ điều hành cài đặt sẵn phần mềm Cadence mang tên Redhat Enterprise Linux Việc khởi động Redhat Enterprise Linux nhiều thời gian! Analog IC Design Cadence Virtuoso Tutorial Sau thực khởi động hệ điều hành Redhat Enterprise Linux ta có kết hình đăng nhập vào hệ thống sau: Thực đăng nhập vào hệ thống với ông vi - Username: root (kh (khô viếết hoa) áu dấu nh n) (sá nhááy - Password: ‘’’’’’ (s đơn) Màn hình làm việc Redhat Linux sau: Analog IC Design Cadence Virtuoso Tutorial Click chuột phải chọn Open Terminal Để thực chạy License cho hệ thống phần mềm diệện cho License) Cadence ta gõ lệnh lic (để đai di Đợi cho hình làm việc chạy xong ta có kết sau: ( Bắt buộc phải đợi khai báo license xong ta thực thiết kế - khơng ta extract file nối dây) Analog IC Design Cadence Virtuoso Tutorial Sau ta thực gõ lệnh dẫn đường truyền đến thư mục chứa thư viện 130nm Cadence … /chrt13rf_8ML cd root/ EDA-CAD-013-DK002/ EDA-CAD-013-DK002/… virtuoso & Phần mềm Cadence Virtuoso chạy có kết sau: Vào Tool /Library Mangager Tạo mộ thư viện mới: File /New /Library… Giả sử ta tạo thư viện mang tên LogicGate Analog IC Design Cadence Virtuoso Tutorial Thực cài đặt thư viện cho Library sau: Trong thư viện cung cấp cho phép cài đặt thư viện chrt13rf chrt13baseline Nếu thiết kế ta rơi vào khoảng tần số thấp trung tần ta chọn thiết kế thư viện Baseline Tuy nhiên, thiết kế nằm vùng tần số cao siêu cao ta phải thực thư việc RF Một điểm cần ý chọn thư viện thư viện Baseline cho phép thực mơ Postlayout Simulation thư viện RF phải thực mô phần mềm ADS Calibre Trong phần mềm khơng có phần mô Calibre nên việc thực thư viện RF mô sau layout cách extrac file chuyển sang mô tool ADS Analog IC Design Cadence Virtuoso Tutorial Chú ý: Thực chọn Attach an existing library / [thư viên cần chọn] Trong thiết kế, để dễ dàng tìm kiếm ta tạo thêm Catergory Cho thư viện Một cách đơn giản để ta hình dung phần thiết kế Một ví dụ đơn giản thư viện LogicGate vừa tạo bao gồm thiết kế cổng Logic Cơ ta gọi Basic Catergory Logic tuần tự, hay mạch đếm … tạo thêm vào thời gian sau Để tạo cell ta chọn thư viện tạo, catergory: File /New /CellView Giả sữ ta tạo thư viện Cell mang tên Gate_NOT Analog IC Design Cadence Virtuoso Tutorial Nhập linh kiện CMOS ta thực chọn phím tắt I bảng thơng báo sau: Chọn Browse Nhập giá trị cho linh kiện đưa vào hình làm việc Cadence Virtuoso Schematic Chú ý: Việc lựa chọn thông số phù hợp theo yêu cầu nhu cầu làm việc, thiết kế người sử dụng cổng logic Analog IC Design Cadence Virtuoso Tutorial Để thay đổi thông số cho linh kiện chọn phím Q Trong thiết kế cổng NOT để phù hợp thơng thường ta chọn WPMOS gấp lần WNMOS (Jacob Backer) Thực tế trước mô khối ta phải xác định xem CMOS làm việc chế độ kênh dài (Long Chanel) hay kênh ngắn (Short Chanel) Để nối dây cho linh kiện chọn phím P Thực nối dây cho mạch logic sau: Analog IC Design Cadence Virtuoso Tutorial Tiếp theo ta thực test hoạt động mạch Chọn linh kiện test thư viện analoglib ahdllib Cơng việc cịn gọi xây dựng testbench cho mạch Ta kiểm tra đặc tính DC, AC, Transient Cell vừa thực Nối dây cho testbench sau: Để thêm tên vào đường dây chọn phím L nhập tên đường dây Trong hình ta chọn in out Việc giúp ta nhận biết đường dây q trình mơ cách dễ dàng nhiều Chọn F8 để save check kết Để loại bỏ lỗi warning ta cần thêm pin vào đầu để không trở thành điểm Việc thực chi tiết q trình vẽ Symbol cho cổng logic Để mơ chọn Launch /ADE L/ 10 Analog IC Design Cadence Virtuoso Tutorial Cài đặt thông số mô mơ sau: Cài đặt trình mơ Môi trường Cadence Virtuoso cho phép phần mềm mô bao gồm SPECTRE, Hspice, Ams, Ultrasim Tùy vào yêu cầu để sử dụng phần mềm cho phù hợp Chọn SPECTRE cài đặt thông số mô phỏng: Analysys: DC, xác định ngõ vào theo điện áp ngõ dòng ngõ 11 Analog IC Design Cadence Virtuoso Tutorial Chọn biến W, thay đổi W để điện áp chuyển đổi giá trị Thêm biết chọn Variables /Edit… Thực phân tích thơng số, ta thực vào Tools /Parameter Analysis… Nhập thơng số, mục đích việc phân tích để xem thay đổi thông số theo thơng số cho trước Thơng số cần phân tích giá trị W cùa PMOS mà biến ta kí hiệu W 12 Analog IC Design Cadence Virtuoso Tutorial Phân tích thơng số ta có kết sau: Dựa vào thơng số để chọn kich thước cho CMOS Ta chọn cho Wpmos = 3Wnmos Mô đáp ứng DC phù hợp 13 Analog IC Design Cadence Virtuoso Tutorial Tiếp tục phân tích thơng số mơ transient, đặt áp xung vào ta có kết sau: Chọn Mô đáp ứng Transient Cổng NOT đáp ứng tương đối nhanh Như vậy, ta kết thúc phần thiết kế kiểm tra thông số, cuối ta chọn thông số thiết kế sau: NMOS PMOS W 1u 3u L 130nm 130nm Phần ta thực vẽ Symbol cho cổng NOT vửa tạo Đầu tiên để lưu giữ lại testbench ta lưu lại kết copy file riêng với tên Gate_NMOS_Sym 14 Analog IC Design Cadence Virtuoso Tutorial Thực xóa phần tử testbench thêm vào pin chọn phím Ctrl + P Thêm vào Pin bao gồm Pin input, output Thông thường thiết kế thêm vdd gnd thư viện analoglib Tuy nhiên, việc thêm gây khó khăn trình thực layout sau Do vậy, ta đặt chân Vdd Gnd chân input/output Sau thêm pin ta thực xuất sang môi trường vẽ Symbol 15 Analog IC Design Cadence Virtuoso Tutorial Vào Create /Cellview /From Cellview Qua bên môi trường thiết kế Symbol sau Để thay đổi tên khối chọn vào chữ màu xanh nhấn Q Thay đổi tên thành NOT_Gate Tiếp tục xếp pin cho hợp lý Ngoài ra, ta vẽ lại khung cho thẫm mỹ chút cơng cụ vẽ hình 16 Analog IC Design Cadence Virtuoso Tutorial ẦN II PH PHẦ ẾT KẾ VẬT KÝ, LAYOUT THI THIẾ Sau thực vẽ xong Symbol ta thực mô Prelayout Tức mô transion sở symbol vừa có Các kết có dùng để so sánh với mô Post Layout sau extract tụ kí sinh Ta tạo file thực test với các thông thường Tiếp theo, ta thực vẽ layout Bên khung làm việc Library Manager ta chọn vào Schematic Gate_NOT_Sym mở lên Sau ta chọn vào Launch /Layout XL Chọn Creating New cho phần Sau ta vào mơi trường làm việc Layout hình sau: 17 Analog IC Design Cadence Virtuoso Tutorial Chọn lưu thư viện PhysicConfig sau đó: Thực xếp lại cửa số ta có hình làm việc bao gồm sau: Chọn lớp thiết kế LSW, Virtuoso XL để quan sát dây nối link Schematic Layout Virtuoso Layout Editor Tiếp theo ta thực chỉnh lưới thiết kế vào Option /Display Chọn lưới Lamda 18 Analog IC Design Cadence Virtuoso Tutorial Để xuất thư viện qua, ta chọn Conectivity /Generate /All Form Source Màn hình sau Bỏ chọn PR Boundary vướng thiết kế Vào I/O Pins chọn test Display để tên chân vào với chân VDD GND Chọn kích thước chữ vào khoảng 0.3 19 Analog IC Design Cadence Virtuoso Tutorial Màn ra, để tồn linh kiện ta thực chọn Shift+F Ngoài ra, để tuân thủ niêm luật DRC ta chọn vào DRC thành hình sau: Khác với thiết kế mạch điện, ta chọn DRD Notify cần tính xác cao lúc ta vẽ dây không phù hợp với điều kiện chúng xuất màu vàng Cịn khơng xuất ta quyền vẽ Điều hữu ích thực vẽ tối ưu diện tích cổng logic mạch analog vốn có cấu trúc tương đối phức tạp Trong cửa sổ LSW cho phép ta chọn lớp vẽ, ta có quyền vẽ dẫn lớp METAL1, METAL7 Các difussion vẽ lớp POLY Kí hiệu lớp cho hình 20 Analog IC Design Cadence Virtuoso Tutorial Ta có hình làm việc sau thiết lập cài đặt sau: Đồng thời, để kết nối ta chọn vào sau: tạp chọn vào biểu tượng Có thể nhận thấy CMOS RF có cấu trúc phức ta thấy kết nối Khi vẽ kết nối biến 21 Analog IC Design Cadence Virtuoso Tutorial Bây ta thực vẽ đường dây Chú ý, phải quan sát phần schematic lẫn phần layout để thực vẽ thiết kế cách xác Vì khác với PCB Design cần đường dây nối khơng dẫn đến ký sinh sai số lớn Để tạo pin ta thực nhấn vào O Bảng thông báo sau : Trong ta chọn chân kích thước chân cách phù hợp để vẽ cổng đẹp tiết kiệm diện tích Kết t

H HƯỚ ƯỚ ƯỚNG NG NG D D DẪ Ẫ ẪN N N SSSSỬ Ử Ử D D DỤ Ụ ỤNG NG NG CADENCE CADENCE CADENCE VIRTUOSO VIRTUOSO

Tài liệu được chia làm hai phần chính:

Ph Phầầầầnnnn I: I: I: Hướng dẫn cách vẽ schematic và mô phỏng bằng Cadence Schematic Composer.

Các công cụ cần thiết dành cho phần hướng dẫn này bao gồm: ( Hướng dẫn trong tài liệu đi kèm)

- Thực hiện cài đặt máy ảo VMware

- Xuất phần mềm Cadence 6.1.4 trên Redhat Enterprise Linux 4

Ph Phầầầầnnnn IIIII: I: I: Hướng dẫn các vẽ layout và môi trường Cadence Layout Editor và LVS

PH PHẦ Ầ ẦN N N IIII

THI THIẾ ẾẾẾTTTT K K KẾ ẾẾẾ NGUY NGUY NGUYÊ ÊÊÊN N N L LLLÝ Ý Ý V V VÀ À À M M MÔ Ô Ô PH PH PHỎ Ỏ ỎNG NG

Thực hiện cài đặt VMware

- Đối với những máy chạy hệ điều hành window thì thực hiện cài đặt bản VMwareworkstation 9 for Window

- Đối với những máy chạy hệ điều hành Linux thì thực hiện cài đặt VMware workstation 9for Linux

- Đối với những máy chạy hệ điều hành MAC OS thì thực hiện cài đặt VMware Fusion 5for Mac OS

Sau khi thực hiện cài đặt xong VMware, khởi động chương trình WMware cho màn hình như sau:

Vào applicationOpen a Virtual Machine dẫn đường link đến vị trí chứa khối hệ điều hành đã cài

đặt sẵn bộ phần mềm Cadence mang tênRedhat Enterprise Linux 4

Việc khởi động Redhat Enterprise Linux 4 mất khá nhiều thời gian!

Sau khi thực hiện khởi động hệ điều hành Redhat Enterprise Linux 4 ta có kết quả màn hình đăngnhập vào hệ thống như sau:

Thực hiện đăng nhập vào hệ thống với

Username: Username: Username: root root root (kh (kh (khôôôông ng ng vi vi viếếếếtttt hoa) hoa)

Password: Password: Password: ‘’’’’’ ‘’’’’’ ‘’’’’’ (s (s (sááááuuuu ddddấấấấuuuu nh nh nhááááyyyy đơ đơ đơn) n)

Màn hình làm việc chính của Redhat Linux 4 như sau:

Click chuột phải và chọn Open Terminal Để thực hiện chạy License cho hệ thống phần mềm

Cadence ta gõ lệnhlic lic ((((để để để đđđđai ai ai di di diệệệệnnnn cho cho cho License) License)

Đợi cho màn hình làm việc chạy xong ta có kết quả như sau: ( Bắt buộc phải đợi khai báo licensexong ta mới thực hiện thiết kế - vì nếu không ta không thể extract ra các file nối dây)

Sau đó ta thực hiện gõ lệnh dẫn đường truyền đến thư mục chứa thư viện 130nm của Cadence

cd cd root/ root/ root/ EDA-CAD-013-DK002/ EDA-CAD-013-DK002/ EDA-CAD-013-DK002/… … … /chrt13rf_8ML /chrt13rf_8ML

virtuoso virtuoso & &

Phần mềm Cadence Virtuoso chạy có kết quả như sau:

VàoTool /Library Mangager

Tạo mộ thư viện mới:File /New /Library…

Giả sử ta tạo một thư viện mới mang tênLogicGate

Thực hiện cài đặt thư viện cho Library như sau: Trong thư viện cung cấp cho phép cài đặt 2 thưviện làchrt13rf và chrt13baseline Nếu các thiết kế của ta rơi vào khoảng tần số thấp và trung tần

thì ta chọn thiết kế bằng thư viện Baseline Tuy nhiên, khi các thiết kế nằm trong vùng tần số caohoặc siêu cao thì ta phải thực hiện bằng thư việc RF Một trong những điểm cần chú ý khi chọnthư viện là thư viện Baseline cho phép thực hiện mô phỏng Postlayout Simulation trong khi đó

thư viện RF phải thực hiện mô phỏng bằng phần mềm ADS hoặc Calibre Trong bộ phần mềmnày không có phần mô phỏng Calibre nên việc thực hiện bằng thư viện RF sẽ được mô phỏng saulayout bằng cách extrac file và chuyển sang mô phỏng bằng tool ADS

Chú ý: Thực hiện chọnAttach an existing library / [thư viên cần chọn]

Trong những thiết kế, để dễ dàng tìm kiếm ta tạo thêm Catergory Cho thư viện Một cách đơn

giản để ta hình dung các phần của thiết kế Một ví dụ đơn giản như trong thư việnLogicGate vừa

tạo bao gồm thiết kế các cổng Logic Cơ bản ta gọi là Basic Catergory và Logic tuần tự, hay mạchđếm … sẽ được tạo thêm vào thời gian sau này

Để tạo một cell mới ta chọn thư viện đã tạo, catergory:File /New /CellView.

Giả sữ ta tạo một thư viện Cell mới mang tênGate_NOT.

Nhập các linh kiện CMOS mới ta thực hiện chọn phím tắtI bảng thông báo hiện ra như sau:

Chọn Browse

Nhập giá trị cho linh kiện và đưa vào màn hình làm việc của Cadence Virtuoso Schematic

Chú ý: Việc lựa chọn các thông số phù hợp theo từng yêu cầu và nhu cầu làm việc, thiết kế củangười sử dụng những cổng logic này

Để thay đổi các thông số cho từng linh kiện chọn phímQ

Trong thiết kế cổng NOT thì để phù hợp thông thường ta chọn WPMOS gấp 3 lần WNMOS(Jacob Backer) Thực tế trước khi mô phỏng một khối bất kì ta phải xác định xem CMOS làmviệc trong chế độ kênh dài (Long Chanel) hay kênh ngắn (Short Chanel)

Để nối dây cho các linh kiện chọn phímP Thực hiện nối dây cho mạch logic như sau:

Tiếp theo ta thực hiện test hoạt động của mạch Chọn các linh kiện test trong thư việnanaloglib

hoặcahdllib.

Công việc này còn được gọi là xây dựng testbench cho mạch Ta sẽ lần lượt kiểm tra các đặc tính

DC, AC, và Transient của Cell vừa thực hiện Nối dây cho testbench như sau: Để thêm tên vàođường dây chọn phímL nhập tên của đường dây Trong hình ta chọn in và out Việc này sẽ giúp ta

nhận biết đường dây trong quá trình mô phỏng một cách dễ dàng hơn rất nhiều ChọnF8 để save

và check các kết quả Để loại bỏ lỗi warning ta chỉ cần thêm pin vào đầu ra để không trở thànhđiểm nổi Việc này sẽ được thực hiện chi tiết trong quá trình vẽ Symbol cho cổng logic Để môphỏng chọnLaunch /ADE L/

Cài đặt các thông số mô phỏng và mô phỏng như sau:

Cài đặt trình mô phỏng Môi trường Cadence Virtuoso cho phép các phần mềm mô phỏng baogồm SPECTRE, Hspice, Ams, Ultrasim Tùy vào yêu cầu để sử dụng phần mềm cho phù hợp

Chọn SPECTRE và cài đặt thông số mô phỏng:

Analysys: DC, xác định ngõ vào theo điện áp ngõ ra và dòng ngõ ra

Chọn biến W, thay đổi W để điện áp chuyển đổi về đúng giá trị nhất Thêm biết chọn

Variables /Edit…

Thực hiện phân tích thông số, ta thực hiện vàoTools /Parameter Analysis…

Nhập các thông số, mục đích của việc phân tích này là để xem sự thay đổi của các thông số theomột thông số cho trước Thông số cần phân tích ở đây là giá trị W cùa PMOS mà biến ta kí hiệu

làW.

Phân tích các thông số ta có kết quả như sau:

Dựa vào các thông số trên để chọn kich thước đúng cho CMOS Ta chọn sao cho Wpmos =3Wnmos Mô phỏng đáp ứng DC phù hợp

Tiếp tục phân tích các thông số mô phỏng transient, đặt áp xung vào ta có kết quả như sau: Chọn

Thực hiện xóa các phần tử của testbench đi và thêm vào các pin bằng các chọn phímCtrl + P

Thêm vào các Pin bao gồm Pin input, output Thông thường trong các thiết kế sẽ thêm vdd và gndtrong thư viện analoglib Tuy nhiên, việc thêm như vậy sẽ gây khó khăn trong quá trình thực hiệnlayout sau này Do vậy, ta đặt các chân Vdd và Gnd là các chân input/output Sau khi thêm pin tathực hiện xuất sang môi trường vẽ Symbol

VàoCreate /Cellview /From Cellview

Qua bên môi trường thiết kế Symbol như sau Để thay đổi tên khối chọn vào chữ màu xanh vànhấn Q Thay đổi tên thành NOT_Gate Tiếp tục sắp xếp các pin sao cho hợp lý Ngoài ra, ta cũng

có thể vẽ lại khung cho thẫm mỹ một chút bằng các công cụ vẽ hình

PH PHẦ Ầ ẦN N N II II

THI THIẾ ẾẾẾTTTT K K KẾ ẾẾẾ V V VẬ Ậ ẬT TTT K K KÝ Ý Ý,,,, LAYOUT LAYOUT

Sau khi thực hiện vẽ xong Symbol ta sẽ thực hiện mô phỏng Prelayout Tức mô phỏng transiontrên cơ sở symbol vừa có được Các kết quả có được sẽ được dùng để so sánh với mô phỏng PostLayout sau khi extract các tụ kí sinh Ta tạo một file mới và thực hiện test như với các các thôngthường

Tiếp theo, ta thực hiện vẽ layout Bên ngoài khung làm việc Library Manager ta chọn vàoSchematicGate_NOT_Sym và mở lên.

Sau đó ta chọn vàoLaunch /Layout XL Chọn Creating New cho cả 2 phần.

Sau đó ta vào môi trường làm việc của Layout như hình sau:

Chọn lưu thư viện PhysicConfig sau đó:

Thực hiện sắp xếp lại các cửa số ta có màn hình làm việc bao gồm như sau: Chọn lớp thiết kếLSW, Virtuoso XL để quan sát dây nối và link giữa Schematic và Layout Virtuoso Layout Editor

Tiếp theo ta thực hiện chỉnh lưới thiết kế vàoOption /Display Chọn lưới bằng 1 Lamda

Màn hình như trên hiện ra, để hiện toàn bộ các linh kiện ta thực hiện chọnShift+F Ngoài ra, để

tuân thủ các niêm luật DRC ta chọn vào DRC thành như hình sau:

Khác với thiết kế mạch điện, ta chọn DRD Notify vì cần tính chính xác cao lúc này khi ta vẽ cácdây nếu không phù hợp với các điều kiện chúng sẽ xuất hiện màu vàng Còn nếu không xuất hiệnthì ta được quyền vẽ Điều này sẽ rất hữu ích khi thực hiện vẽ và tối ưu diện tích của các cổnglogic cũng như các mạch analog vốn có cấu trúc tương đối phức tạp Trong cửa sổ LSW cho phép

ta chọn các lớp vẽ, như đã chỉ ra ta có quyền vẽ dẫn trong các lớp METAL1, METAL7 Cácdifussion được vẽ trong lớp POLY Kí hiệu các lớp cho như hình dưới

Ta có màn hình làm việc chính sau khi thiết lập các cài đặt như sau: Đồng thời, để hiện các kếtnối ta chọn vào hình như sau: Có thể nhận thấy các CMOS trong RF có cấu trúc rất phứctạp

nếu chọn vào biểu tượng ta sẽ thấy các kết nối Khi vẽ thì các kết nối sẽ biến mất

Bây giờ ta thực hiện vẽ các đường dây Chú ý, luôn phải quan sát cả phần schematic lẫn phầnlayout để thực hiện vẽ các thiết kế một cách chính xác nhất Vì khác với PCB Design chỉ cần cácđường dây nối không đúng có thể dẫn đến ký sinh và các sai số rất lớn.

Để tạo các pin ta thực hiện nhấn vào O Bảng thông báo sau hiện ra :

Trong đó ta có thể chọn các chân cũng như kích thước các chân một cách phù hợp để vẽ ra cổngđẹp và tiết kiệm diện tích nhất

Kết quả ta vẽ được cell có dạng như sau:

23Thực hiện kiểm tra LVS cho kết quả như sau: