BÀI TẬP LỚN MÔN HỌC THIẾT KẾ RF

30 HỌC VIỆN KỸ THUẬT QUÂN SỰ KHOA VÔ TUYẾN ĐIỆN TỬ BÀI TẬP LỚN MÔN THIẾT KẾ RF Giáo viên hướng dẫn Thầy Lương Duy Mạnh Nhóm sinh viên thực hiện Nhóm 5 Hà Nội, 112020 Bài 1 Thiết kế một bộ lọc thông d.

KHOA VÔ TUYẾN ĐIỆN TỬ

tần số trung tâm f0 , độ rộng dải tần tương đối là 5% Tín hiệu bị suy giảm ít nhất 20 dB tại các tần số 1GHz và 1.2GHz Biết trở tải và trở nguồn bằng nhau và bằng 50 

Bước 1: Xây dựng chỉ tiêu kỹ thuật:

Bước 4: Chọn sơ đồ lọc mẫu thông thấp chuẩn hóa:

a Chọn sơ đồ điện cảm nối tiếp:

- Sơ đồ trên tương đương với sơ đồ mạch điện sau:

C

b Chọn sơ đồ điện dung song song:

- Sơ đồ trên tương đương với sơ đồ mạch điện sau:

Bước 5: Tính giá trị linh kiện chuẩn hóa g k :

Bước 6: Tính giá trị linh kiện L, C lý tưởng

a Sơ đồ điện cảm nối tiếp:

- Tại nhánh song song:

b Sơ đồ điện dung song song:

- Tại nhánh nối tiếp:

Bước 7: Kiểm tra kết quả tính toán trên ADS

a Sơ đồ điện cảm nối tiếp:

b Sơ đồ điện dung song song:

- Sơ đồ nguyên lí:

- Hàm truyền đạt (S21) và tiêu hao chèn (La):

Nhận xét:

- Độ gợn trong dải thông cơ bản đã đạt được chỉ tiêu thiết kế

- Suy giảm ngoài dải thông tại các tần số 1 GHz và 1.2 GHz tốt hơn yêu cầuđặt ra

Bài 2: Thiết kế một bộ lọc chắn dải có độ gợn bằng 1 dB trong dải thông Bộ lọc chặn tất cả tín hiệu có tần số từ 1.2 GHz đến 1.3 GHz và cho qua tín hiệu

có tần số ngoài dải này Tín hiệu bị suy giảm ít nhất 30 dB tại các tần số 1.23 GHz và 1.25 GHz Biết trở tải và trở nguồn bằng nhau và bằng 75 

Bước 1: Xây dựng chỉ tiêu kỹ thuật:

n ≥ arch√100,1La−1

Bước 4: Chọn sơ đồ lọc mẫu thông thấp chuẩn hóa:

a Chọn sơ đồ điện cảm nối tiếp

- Sơ đồ trên tương đương với sơ đồ mạch điện sau

b Chọn sơ đồ điện dung song song:

- Sơ đồ trên tương đương với sơ đồ mạch điện sau:

C

LL

Bước 5: Tính giá trị linh kiện chuẩn hóa g k :

Bước 6: Tính giá trị linh kiện L, C lý tưởng

a Chọn sơ đồ điện cảm nối tiếp:

- Tại nhánh song song

- Sau khi tính toán, ta có sơ đồ mạch điện như sau:

b Chọn sơ đồ điện dung song song:

- Sau khi tính toán, ta có sơ đồ mạch điện như sau:

Bước 7: Kiểm tra kết quả tính toán trên ADS

a Sơ đồ điện cảm nối tiếp:

- Hàm truyền đạt (S21) và tiêu hao chèn (La):

b Sơ đồ điện dung song song:

- Hàm truyền đạt (S21) và tiêu hao chèn (La):

Nhận xét:

- Độ gợn trong dải thông cơ bản đã đạt được chỉ tiêu cần thiết kế

- Suy giảm tại các tần số 1.23 GHz và 1.25 GHz tốt hơn yêu cầu đặt ra

Bài 3: Thiết kế một bộ khuếch đại RF đạt được hệ số khuếch đại bằng G = 15

dB dùng bóng bán dẫn GaN HEMT tại tần số trung tâm f = 10 GHz.

Ma trận tán xạ S cho dưới bảng sau:

10 GHZ 0.827/-116.210 0.038/30.295 2.971/105.87

8

35.730 Kiểm tra kết quả tính toán trên phần mềm ADS.

0.786/-Bước 1 : Xây dựng chỉ tiêu kỹ thuật:

- Hệ số khuếch đại G = 15 dB

- Dải tần làm việc: f0 = 10 GHz

Bước 2: Lựa chọn linh kiện, sơ đồ mạch

- Sử dụng bóng bán dẫn GaN HEMT của hãng WIN SEMICONDUCTOR

- Sơ đồ mạch điện

Bước 3: Xác định tính ổn định của bóng bán dẫn

- Theo tiêu chuẩn Rollet, ta có:

- Họ vòng tròn ổn định tải:

Tâm vòng tròn: C L=(S22 −∆ S11¿

)¿

|S22|2− |∆|2 =1.277∠53.466

Bán kính: R L=| S12S21

|S22|2− |∆|2|=0.495

- Họ vòng tròn ổn định nguồn:

Tâm vòng tròn: C S=(S11 −∆ S22¿

Xét mặt phẳng Γ L ( |S11|< 1 → |Γ L|<1 ): Tâm đồ thị là điểm Γ L=0

là điểm ổn định Tất cả các điểm nằm trong đồ thị Smith ( |Γ L|<1 ) giao vớivòng tròn ổn định là cũng ổn định

Xét mặt phẳng Γ S ( |S22|<1 → |Γ S|<1 ): Tâm đồ thị là điểm Γ S=0

là điểm ổn định Tất cả các điểm nằm trong đồ thị Smith ( |Γ S|<1 ) giao vớivòng tròn ổn định là cũng ổn định

Bước 4: Xác định tính đơn hướng, song hướng và tính hệ số khuếch đại cực đại

- Đánh giá sai số đơn hướng:

Với hệ số đặc trưng đơn hướng: U= |S12||S21||S11||S22|

Bước 5: Vẽ họ vòng tròn hệ số khuếch đại

- Hệ số khuếch đại công suất cực đại của mạch:

- Vòng tròn G p được xác định bởi:

Tâm vòng tròn:

→ Γ S không thực sự tốt vì gần vùng không ổn định.

Bước 7: Thiết kế mạch phối hợp trở kháng

Bước 8 : Kiểm tra kết quả tính toán trên ADS

a PHTK vào ra

b Hệ số khuếch đại

Mạch OMN

- Do sai số tính toán

- Thiết kế HSKD tại G = 15.5(dB) nhưng kết quả mô phỏng G = 15.372(dB)

do tổn hao và sai số tính toán tinh chỉnh

- Do thiết kế mạch ở chế độ song hướng nên S11 là hệ số suy giảm đầu vàonhỏ hơn S22

Bài 4: Thiết kế một bộ khuếch đại công suất RF tại tần số trung tâm f 0 với công suất ra P out ở mức suy giảm 3 (dB) so với P opt và đạt được hệ số khuếch đại công suất tín hiệu nhỏ lớn nhất có thể mà vẫn ổn định Bộ KĐCS thiết kế

ở chế độ F sử dụng bóng bán dẫn GaN HEMT Với C 0 =1.5 pF, L 0 =1.5 nH và

ma trận tán xạ S cho dưới bảng sau:

- Công suất ra Pout = Popt/2 (W)

- Giá trị tụ và cuộn cảm: C0 = 1.5 pF, L0 = 1.5 nH

Bước 2: Lựa chọn bóng bán dẫn, sơ đồ mạch điện, chọn góc thông

- Sử dụng bóng bán dẫn GaN HEMT của hãng KEYSIGHT

- Chế độ hoạt động: chế độ F là chế độ phát triển từ chế độ B, có góc thông

là 1800, góc cắt là 900

- Sơ đồ mạch điện SC (không hồi tiếp)

- Từ đặc tuyến truyền đạt ta xác định được các thông số sau:

Bước 3: Tính toán công suất

- Công suất ra cực đại:

Tính điện trở tại mức công suất ra RL (với ρ=3 dB=100.3=2 l nầ )

- Công suất ra: P out=P opt

Bước 4: Tính công suất một chiều

- Chọn điện áp cung cấp Vdc = U1 = 29,99 V

- Dòng một chiều Idc = Imax π =2.07 A

- Công suất một chiều Pdc = Vdc.Idc = 29.99 2,07=62.08 W

Bước 5: Tính hiệu suất chế độ B: B = 100 P out

- Tính hiệu suất chế độ F:

η F=P outF

P dc .100=

79,365 87,56 .100=90,64 %

- Công suất tổn hao tại f0 , 2nf0 , (2n+1)f0 của chế độ F:

 Pth(f0) = Pdc – Pout = 87,56−79,365=8,195 W

 Pth(2f0) = 0

 Pth(3f0) = 0

Bước 7: Tính toán mạch cực cổng (Gate)

- Biên độ điện áp kích thích đầu vào Vin = gmI1 = 2,fddddd

Bước 11: Thiết kế mạch phối hợp trở kháng

-Trước khi khử kí sinh:

Với (g ± j∗x) : tọa độ các điểm thuộc cung công suất ra.

- Tính toán, vẽ vòng tròn hệ số KDCS

{K =1−|S11|2−|S22|2+ |∆|2

2|S12S21| =2,834>1

|∆| =|S11S22−S12S21|=0,561<1

 Do K >1 nên transistor ổn định không điều kiện

- Xác định tính đơn hướng, song hướng và tính hệ số khuếch đại cực đại

- Đánh giá sai số đơn hướng:

Với hệ số đặc trưng đơn hướng: U= |S12||S21||S11||S22|

→ Do sai số < 1dB nên ta sẽ thiết kế đơn hướng

→ Thiết kế mạch với hệ số khuếch đại sao cho GT mà Pra vẫn đạt yêu cầu

→ Vẽ vòng tròn gS và g L

→ Hệ số KDCS của transistor khi chưa phối hợp là:

G0=|S21|2=0,002209=−26,558 (dB)

→ Hệ số KDCS truyền đạt cực đại là:

G Tmax = G Smax + G Lmax + G0 = 1,661+ ¿ 17,976 – 26,558 = -5,921(dB)

- Chuẩn hóa hệ số KDCS:

g S= G s

G Smax=

100.21.661=0.954 c

g L= G L

G Lmax=

100.2517,976=0.099

- Vòng tròn g S trên mặt phẳng Γ S được xác định bởi:

Tâm vòng tròn:

- Vòng tròn g L trên mặt phẳng Γ L được xác định bởi:

Tâm vòng tròn:

- Mô phỏng mạch phối hợp trở kháng vào:

Z S

 Kết quả mô phỏng:

- Thiết kế mạch hở mạch hài bậc lẻ (3f0):

- Thiết kế PHTK tại fo

- Thiết kế toàn mạch ra:

- Kiểm tra toàn mạch:

- Kết quả mô phỏng mạch phối hợp đầu ra, đảm bảo ngắn mạch tại hài chẵn2f0, hở mạch tại hài lẻ 3f0 và phối hợp trở kháng tại tần số f0.

- Kết quả mô phỏng mạch phối hợp trở kháng vào chưa giống với lí thuyết,nguyên nhân so sai số trong quá trình tính toán và trong quá trình tinhchỉnh

- Kết quả mô phỏng hệ số khuếch đại công suất và công suất ra cơ bản đạtyêu cầu thiết kế của đầu bài