CHƯƠNG 2: CẢM BIẾN ẢNH CMOS

Hình 2.2: Kiến trúc cảm biến ảnh CMOS Hoạt động: 1 Photon sinh ra được chuyển đổi thành điện tử electrons và điện tử được tích lũy trong các photodiode của mỗi điểm ảnh pixel trong suốt

CHƯƠNG 2: CẢM BIẾN ẢNH CMOS

2.1 Chuỗi tín hiệu ảnh và kiến trúc cảm biến ảnh CMOS

Một cảm biến ảnh là quá trình đo số lượng photon sinh ra Tín hiệu ra từ cảm biến ảnh là tín hiệu hình ảnh số Một chuỗi tín hiệu ảnh được mô tả trong hình 2.1 Bộ thu quang chuyển đổi photon thành dòng quang điện Dòng quang điện này được tích hợp thành điện áp VPD Điện áp được đọc ra qua mạch khuếch đại Cuối cùng, VOUT chuyển đổi thành tín hiệu số qua ADC

Hình 2.1: Chuỗi tín hiệu ảnh

Hình 2.2 mô tả ví dụ của kiến trúc cảm biến ảnh CMOS Cảm biến ảnh CMOS gồm mảng điểm ảnh (pixel array), lấy mẫu và khuếch đại (CDS & AMP), chuyển đổi tín hiệu tương tự sang tín hiệu số ADC, mạch đọc ra (Digital readout), mạch quét hàng (Row scanners) và mạch quét cột (Column scanners)

Hình 2.2: Kiến trúc cảm biến ảnh CMOS

Hoạt động: (1) Photon sinh ra được chuyển đổi thành điện tử (electrons) và điện tử được tích lũy trong các photodiode của mỗi điểm ảnh (pixel) trong suốt thời gian phơi sáng (integration time Tint) (2) Mạch trong điểm ảnh chuyển đổi điện tích thành điện áp (3) Row scanner quét và chọn một hàng của mảng điểm ảnh Một hàng pixel chọn bởi các máy quét hàng được đọc thông qua các dòng cột (4) Mạch CDS để triệt nhiễu FPN (fixed pattern noise) Tín hiệu sau CDS qua ADC chuyển đổi thành tín hiệu số Tín hiệu số được

bộ chốt lưu dữ liệu trước khi đọc ra (6) Mạch quét cột quét chốt của từng cột, tín hiệu số được đọc ra (7) Quá trình lặp lại cho tất cả các hàng và khung hình được tạo ra

2.2 Bộ thu quang

Bộ thu quang chuyển đổi công suất bức xạ (photon/s) của ánh sáng tới thành dòng quang điện tỉ lệ với cường độ sáng Có nhiều loại bộ thu quang trong đó được sử dụng nhiều nhất là photodiode (tiếp giáp pn phân cực ngược) và photogate (tụ MOS) Hình 2.2 biểu diễn sự hình thành dòng quang điện trong một photodiode phân cực ngược Dòng quang điện iph là tổng của 3 dòng thành phần: i) dòng sinh ra tại vùng nghèo - hầu hết hạt dẫn vừa sinh ra đều bị hút ra do điện trường mạnh; ii) dòng do lỗ trống sinh ra ở bên vùng

n, một số hạt dẫn sinh ra khuếch tán vào vùng nghèo và bị hấp thụ; iii) dòng do điện tử sinh ra ở vùng p, Từ đó ta có dòng quang điện tổng sinh ra:

iph = + + (2.1)

Hình 2.3: Dòng quang điện sinh ra trong tiếp giáp pn phân cực ngược

Đáp ứng quang phổ của bộ thu quang ɳ (λ) là phần mà dòng photon biến đổi thành

dòng quang điện, là một hàm của bước sóng λ và hiệu suất lượng tử QE là đáp ứng quang phổ lớn nhất đối với λ

Dòng tối idc là dòng rò ở bộ thu quang, dòng sinh ra không phải do ánh sáng tới Nó được gọi là dòng tối vì nó ứng với dòng quang điện khi không có ánh sáng tới Dòng tối sinh ra do khuyết tật trong bán dẫn bao gồm đế, mặt phân cách và cả trên bề mặt Dòng tối giới hạn dải động vì nó giới hạn dải điện áp và gây ra shot noise Dòng quang điện là rất nhỏ cỡ vài chục đến vài trăm fA (10-15 Ampe) nên thường được chuyển về dạng điện tích tích lũy hoặc chuyển tín hiệu điện áp để đọc ra Phương thức hoạt động này gọi là phơi sáng trực tiếp, phương thức hay gặp nhất trong cảm biến ảnh Photodiode được reset

về giá trị điện áp phân cực ngược tại thời điểm bắt đầu phơi sáng Dòng quang điện tích lũy vào tụ của photodiode trong suốt quá trình phơi sáng và điện tích tích lũy hoặc điện áp được đọc ra khi kết thúc quá trình bắt sáng

2.3 Kiến trúc điểm ảnh cho cảm biến ảnh CMOS

Các cảm biến ảnh CMOS được chế tạo dùng công nghệ CMOS chuẩn mà không cần hoặc chỉ cần thay đổi rất ít Các điểm ảnh trong ma trận được đánh địa chỉ thông qua các hàng và tín hiệu điện tích hoặc điện áp được đọc ra từ mỗi điểm ảnh qua các cột Quá trình đọc ra được thực hiện bằng cách truyền 1 hàng mỗi lần tới các tụ lưu ở cột sau đó đọc ra ngoài dùng các bộ giải mã và dồn kênh tương tự như cấu trúc bộ nhớ Cấu trúc điểm ảnh cơ bản là: PPS (Passive Pixel Sensor), APS (Active Pixel Sensor)

Điểm ảnh PPS và APS

PPS chỉ gồm 1 transistor mỗi điểm ảnh Tín hiệu điện tích ở mỗi điểm ảnh được đọc ra qua bộ khuếch đại cột, và quá trình đọc ra này xóa dữ liệu (giống CCD) PPS có kích thước điểm ảnh nhỏ nên hệ số điền đầy FF lớn nhưng lại gặp vấn đề về tốc độ đọc ra chậm và tỉ lệ tín hiệu trên nhiễu SNR thấp Thời gian đọc ra của PPS bị giới hạn bởi thời gian truyền tín hiệu từ 1 hàng tới các bộ khuếch đại

APS (Active Pixel Sensor) thường gồm 3 đến 4 transistor mỗi điểm ảnh với một trong số đó đóng vai trò bộ đệm và khuếch đại Tín hiệu ra ở photodiode đi qua một bộ đệm ở mức pixel (source follower) nên quá trình đọc ra không xóa dữ liệu ở diode So với

PPS thì APS có kích thước điểm ảnh lớn hơn nên tỉ lệ FF nhỏ hơn nhưng tốc độ đọc ra cao hơn và SNR cũng lớn hơn

Hình 2.4: Điểm ảnh PPS và APS

2.3.1 Active pixel sensor, 3T-APS

Hình 2.5 Pixel trong kiến trúc 3T-APS và biểu đồ thời gian

Hoạt động của mạch: đầu tiên M RS mở, photodiode PD được reset về mức điện áp

V dd - V th (V th là điện áp ngưỡng M RS ) Sau đó M RS ngắt, khi có ánh sáng tới tại tiếp giáp p-n

của PD sinh ra các hạt dẫn làm cho V PD giảm tùy theo cường độ ánh sáng tới Sau 1 khoảng thời gian tích tụ hạt dẫn M SEL mở, tín hiệu điện áp được đọc ra đường tín hiệu cột

Sau khi đọc xong M SEL ngắt và M RS lại mở lặp lại quá trình trên Tín hiệu điện tích tích lũy

ở PD không bị xóa mà có thể đọc lại nhiều lần, chính ưu điểm này nên APS được áp dụng trong cảm biến ảnh CMOS thông minh

Nhược điểm:

- Khó ngăn chặn nhiễu nhiệt

- PD vừa là vùng cảm biến nhận ánh sáng vừa là vùng chuyển đổi ánh sáng, điều này ràng buộc thiết kế của PD

Hệ số chuyển đổi là sự thay đổi điện áp ra khi 1 điện tích (electron hay lỗ trống) tích lũy trong PD Dung lượng tối đa tăng khi CPD tăng nhưng đồng thời hệ số chuyển đổi điện áp lại giảm (ràng buộc lẫn nhau).4T – APS sẽ giải quyết vấn đề này đồng thời giảm bớt nhiễu do nhiệt

2.3.2 Active pixel sensor, 4T-APS

Để giảm các vấn đề gặp phải ở 3T – APS, mạch 4T – APS có phần bắt sáng và chuyển đổi tín hiệu riêng biệt Các hạt dẫn sinh ra khi chiếu sáng được khuếch tán sang vùng FD (floating diffusion) và được chuyển thành tín hiệu điện áp ở đây 1 transistor thêm vào có tác dụng chuyển điện tích tích lũy ở PD sang FD

Hình 2.6 Pixel trong kiến trúc 4T-APS và biểu đồ thời gian

Hoạt động của mạch: Đầu tiên tín hiệu điện tích được tích lũy ở PD (giả sử ở trạng thái ban đầu PD đã được xả hết điện tích) Ngay trước khi chuyển đổi tín hiệu điện tích thì

FD được reset bẳng cách mở M RS Giá trị reset được đọc ra ngoài,lấy mẫu tương quan kép

(correlated double sampling - CDS) để mở M SEL Sau khi hoàn tất việc đọc giá trị reset tín

hiệu điện tích ở PD được chuyển sang FD bằng cách bật M TG, sau đó đọc tín hiệu ra bằng

cách bật M SEL Lặp lại quá trình này, điện tích tín hiệu và điện tích reset được đọc ra Chú

ý rằng điện tích reset được đọc ra sau điện tích tín hiệu Sự phối hợp về thời gian là yếu tố cần thiết cho quá trình CDS và có thể được thực hiện thông qua tách rời 2 vùng PD và

FD Điều này cũng giúp loại bỏ nhiễu nhiệt, điều mà mạch 3T – APS không làm được.Nhờ quá trình CDS 4T – APS hoạt động ở chế độ nhiễu thấp và nhờ đó hiệu suất của nó đã có thể so sánh với CCDS.Cần chú ý rằng ở mạch 4T – APS PD phải được xả hết điện tích trong quá trình đọc ra Do đó cần sử dụng PPD (Pinned photodiode)

Nhược điểm:

- Thêm transistor dẫn tới fill factor giảm

- Nhiễu ảnh có thể xảy ra trong quá trình điện tích chuyển sang FD

- Khó khăn thiết lập các thông số chế tạo cho PPD, FD, các transistor và các thành phần khác để thỏa mãn nhiễu và lỗi ảnh thấp

2.4 Các thông số của cảm biến ảnh

Tỉ số tín hiệu trên nhiễu (SNR) và dải động (DR) là những thông số quan trọng nhất quyết định chất lượng của cảm biến ảnh Đặc biệt là dải động của cảm biến ảnh (nhất là CMOS) vẫn chưa đủ cao để đáp ứng được chất lượng video

Hình 2.7: Mô hình điểm ảnh cảm biến CMOS

Hình 2.7 mô tả một điểm ảnh CMOS trong thực tế Photodiode được reset trước khi bắt đầu chụp ảnh Trong suốt quá trình phơi sáng dòng quang điện được nạp vào tụ ký sinh Cdiode của photodiode và điện tích Q(T) (hoặc điện áp) được đọc ra ở cuối chu trình phơi sáng T Dòng tối idc và các nhiễu khác sinh ra cùng với dòng quang điện Các loại nhiễu này có thể tập trung vào tổng của 3 thành phần độc lập:

• Shot noise U(T) sinh ra khi dòng điện xuyên qua lớp tiếp giáp của diode, nó có thể được xấp xỉ với phân bố Gaussian U(T) ~ ɳ(0, q)dt) với dòng quang điện đủ lớn, q là điện tích điện tử

• Nhiễu reset (bao gồm cả nhiễu FPN) sinh ra trong quá trình reset cũng có phân bố Gaussian, C~ ɳ(0,)

• Nhiễu khi đọc ra V(T) (bao gồm nhiễu lượng tử hóa) với giá trị trung bình bằng 0 và phương sai

Từ đó ta có điện tích đầu ra của một điểm ảnh

Q(T) = (2.2) Với Q(T) < Qsat, mức điện tích bão hòa (dung lượng giếng)

SNR là tỉ lệ công suất tín hiệu đầu vào với công suất nhiễu đầu vào trung bình và thường do bằng đơn vị dB Từ công thức công suất nhiễu đầu vào trung bình ta có

SNR(iph) = 10log10 dB (2.3) SNR tăng cùng với tín hiệu vào iph, đầu tiên với iph nhỏ độ dốc là 20dB khi nhiễu đọc ra chiếm ưu thế, sau đó là 10dB khi shot noise (do photodiode) chiếm ưu thế

Dải động (Dynamic Range) đánh giá khả năng của cảm biến ảnh khi chụp ảnh ở các điều kiện ánh sáng mạnh và trong bóng tối Nó được định nghĩa bằng tỉ lệ giữa tín hiệu đầu vào lớn nhất chưa bão hòa với tín hiệu nhỏ nhất có thể thu được

Tín hiệu lớn nhất chưa bão hòa imax = với Qmax là dung lượng giếng hiệu dụng Tín hiệu nhỏ nhất có thể thu được là thường được đinh nghĩa bằng độ lệch chuẩn của nhiễu dưới điều kiện tối σI(0) (với điều kiện iph = 0)

imin = (2.4)

Từ đó ta có DR = 20log10 = 20log10 (2.5)

2.5 Các linh kiện sử dụng trong mạch

2.5.1 Transistor MOSFET

MOSFET (Metal-oxide-semiconductor field-effect transistor) là transistor hiệu ứng trường, đây là thành phần chính và quan trọng nhất trong vi mạch được thiết kế trong đồ

án Cấu tạo, hoạt động của nó như thế nào sẽ được trình chi tiết dưới đây

2.5.1.1 Cấu tạo

Cấu tạo của transistor MOSFET loại NMOS được thể hiện như hình 2.8 Trên một

đế bán dẫn loại P có chiều rộng W người ta sẽ tạo ra hai vùng bán dẫn loại n có nồng độ pha tạp rất lớn, lần lượt sẽ trở thành cực nguồn (Source, ký hiệu S) và cực máng (Drain,

ký hiệu là D) của transistor Một lớp oxit silic rất mỏng được phủ lên bề mặt đế tại vị trí giữa cực nguồn và cực máng Sau đó ngay phía trên lớp oxit sẽ được phủ mộ lớp vật chất

có khả năng dẫn điện (có thể là kim loại hoặc polysilicon, ngày nay thường dùng polysilicon) Lớp polysilicon này đóng vai trò là cực cửa (Gate, ký hiệu là G) của

transistor Khi đưa điện áp phân cực hợp lý vào các cực của transistor thì ngay dưới cực cửa sẽ hình thành vùng giàu hạt dẫn (electron đối với transistor loại n và lỗ trống đối với loại P) được gọi là kênh dẫn, kênh dẫn này có bề rộng đúng bằng bề rộng W của lớp đế,

và có chiều dài L xấp xỉ khoảng cách giữa hai cực G và S của transistor Lớp đế thường

sử dụng bán dẫn loại P do đặc điểm người ta thường sử dụng NMOS hơn và nối ra cực Bulk (ký hiệu là B) và thường được nối đất Các điện áp quan trọng thường được sử dụng

để phân cực cho transistor: điện áp giữa cực nguồn và cực cửa VGS, điện áp giữa cực máng và cực nguồn VDS, điện áp ngưỡng Vth, điện áp giữa đế và cực nguồn VBS Tùy thuộc vào giá trị các điện áp phân cực mà transistor sẽ hoạt động ở các chế độ khác nhau

Hình 2.8: Cấu tạo transistor NMOS

Cấu tạo của PMOS tương tự như NMOS nhưng một lớp bán dẫn loại n sẽ được phủ trên lớp đế loại P để tạo kênh dẫn trước khi tạo ra các cực S và D bằng bán dẫn pha tạp loại P Kênh dẫn của PMOS có các hạt dẫn là lỗ trống

Khi chế tạo để giảm kích thước nhưng vẫn đảm bảo về chức năng và kích thước, nâng cao đặc tính của transistor như giảm điện dung giữa các cực, giảm nhiễu…, người ta chia transistor làm nhiều finger(n finger) Khi đó chiều rộng kênh tổng cộng của transistor

là n*W Như vậy có ba tham số về kích thước đặc trưng cho transistor là n, L, W

2.5.1.2 Các chế độ hoạt động

Đặc điểm của MOSFET là được điều khiển bởi VGS Vì thế sẽ nghiên cứu hoạt động của MOSFET theo sự biến thiên của VGS

- VGS = 0, cực nguồn và cực máng bị ngăn cách bởi hai chuyển tiếp P-N liên tiếp, những chuyển tiếp này được tạo ra ở giữa cực nguồn với đế, và giữa đế với cực máng Giữa cực

S và D xuất hiện một điện trở cực lớn, khoảng 1012 Ω, lúc này transistor được coi như đóng

Hình 2.9: Đồ thị đặc tuyến hoạt động của transistor NMOS

- 0 <VGS<Vth(chế độ đảo ngược yếu):

• Điện áp ngưỡng (Vth)

Khi đặt điện áp dương vào giữa cực G và S (VGS>0), giữa bề mắt lớp đế và các cực của transistor xuất hiện một vùng nghèo hạt dẫn như được minh họa ở hình 2.10

Hình 2.10: Mô hình NMOS khi VGS>0

Khi VGS tăng, thế năng (Ф) tại bề mặt tiếp giáp giữa lớp đế và cực cửa cũng tăng lên, bề dày của vùng nghèo điện tích tăng lên Khi thế năng này bằng 2 lần năng lượng Fermi (Фf) xảy ra hiện tượng đảo ngược (Inversion).

(2.6) Trong đó k là hằng số Boltmann, NA là nồng độ hạt dẫn của lớp đế, ni nồng độ hạt dẫn của bán dẫn silic thuần

Khi xảy ra hiện tượng đảo ngược là lúc bắt đầu xuất hiện các electron ở ngay phía dưới lớp SiO2 tạo nên một lớp hạt dẫn liên tục từ cực D sang S lúc này kênh dẫn được hình thành Điện áp VGS yêu cầu để tạo ra hiện tượng đảo ngược, người ta gọi là điện áp ngưỡng (Vth) Khi xét tới ảnh hưởng của điện áp đặt lên đế ta có thể xác định giá trị Vth

như sau:

(2.7)

Vtho là điện áp ngưỡng khi Vbs=0, chỉ phụ thuộc vào bản chất kim loại và silic, không phụ thuộc vào kích thước transistor

γ là hệ số được xác định theo:

(2.8) Trong đó Coxlà điện dung lớp oxide

Việc xác định được giá trị của Vth có ý nghĩa rất lớn trong việc xác định giá trị các điện áp phân cực cho transistor Muốn thay đổi giá trị của Vth ta chỉ có thể biến đổi giá trị của VBS

• Chế độ đảo ngược yếu:

Thực tế thì khi VGS< Vth vẫn có dòng điện chạy qua transistor nếu như VDS không quá bé (VDS>200mV) Chế độ làm việc này được gọi là đảo ngược yếu.Khi đó dòng ID sẽ biến thiên theo hàm mũ của VGS:

(2.9) Trong đó VT là điện áp nhiệt :

(2.10)

n là hệ số phụ thuộc công nghệ

Trong chế độ này dòng điện ID phụ thuộc hàm mũ theo VGS Vì thế nếu phân cực cho transistor ở chế độ này và đưa tín hiệu vào ở cực G của transistor ta có thể có có đặc tuyến làm việc giống như diode với dòng ID nhỏ tiêu tốn ít năng lượng

- VGS> Vth (chế độ đảo mạnh)

• 0 <VDS<VGS – Vth (chế độ tuyến tính)

Khi VGS> 0 kênh dẫn hình thành nhưng nếu VDS = 0 thì vẫn chưa có dòng điện chạy qua transistor do chưa có điện trường kéo điện tử từ S sang D tạo thành dòng điện Khi

VDS tăng dần dòng, ID cũng tăng theo quy luật tuyến tính, được xác định như phương trình (2.11) Đây được gọi là vùng làm việc tuyến tính của transistor

(2.11)

• VDS> VGS – Vth(chế độ bão hòa)

Nếu VDS> VGS – Vth và tiếp tục tăng lên nữa thì dòng ID lúc này không tăng lên nữa,

nó không còn phục thuộc vào VDS mà chỉ phụ thuộc vào VGS Lúc này transistor được gọi

là làm việc trong chế độ bão hòa Dòng ID được xác định như phương trình (2.12)

(2.12) Trong trường hợp này transistor đóng vai trò như một nguồn dòng và được sử dụng nhiều trong hầu hết các mạch khuếch đại

• Mô hình tín hiệu nhỏ:

Khi tín hiệu vào ở mức bé để nghiên cứu hoạt động của transistor người ta đã đưa

ra mô hình tín hiệu nhỏ như hình 2.11

Hình 2.11: Mô hình tín hiệu nhỏ của transistor mắc theo sơ đồ S chung

Đặc trưng cho mô hình tín hiệu nhỏ người ta thường dùng hệ số hỗ dẫn (gm) được xác định như phương trình (2.13)

(2.13)

gm là hệ số đặc trưng cho sự biến đổi của dòng điện chạy qua transistor ID theo điện

áp nhỏ đặt vào giữa cực G và cực S gm thường được dùng để tính toán hệ số khuếch đại của transistor, trở kháng vào ra của transistor Phương trình (2.14) xác định hỗ dẫn của transistor ở chế độ bão hòa

(2.14)