CHƯƠNG I: NGUYÊN LÍ VÀ CẤU TRÚC CỦA HỆ THỐNG OFDM
CHƯƠNG 2: TÌM HIỂU VỀ BOARD MẠCH ALTERA DE2
2.2.2 Sơ đồ khối của board DE2
Hình 2.3 mô tả sơ đồ khối của board DE2, để cung cấp tính linh hoạt tối đa cho người sử dụng, tất cả các kết nối được thực hiện thông qua thiết bị Cyclone II FPGA. Vì vậy, người dùng có thể cấu hình trên FPGA để thực hiện thiết kế bất kì hệ thống nào.
Theo hình 2.3 ta có thông tin chi tiết về các khối của board như sau:
Cyclone II 2C35 FPGA
33,216 Les
105 khối M4K RAM
Tổng cộng 483,840 bit RAM
35 nhân nhúng
4 PLLs
475 chân xuất nhập
672 chân FineLine BGA
Thực hiện hệ thống OFDM trên FPGA SVTH: Lê Quang Huy Hình 2.4: Sơ đồ khối của board DE2. [3]
Thiết bị cấu hình nối tiếp và mạch USB Blaster Thiết bị cấu hình nối tiếp EPCS16 của Altera
USB Blaster trên mạch cho việc lập trình và điều khiển API Chế độ lập trình JTAG và AS được hỗ trợ
SRAM
Bộ nhớ chip tĩnh 512-Kbyte Tổ chức theo 256K x 16 bit
Truy cập như bộ nhớ cho bộ vi xử lý Nios II và bảng điều khiển DE2 SDRAM
8-Mbyte bộ nhớ RAM động đồng bộ tốc độ dữ liệu Tổ chức theo 1M x 16 bit x 4 bank
Truy cập như bộ nhớ cho bộ vi xử lý Nios II và bảng điều khiển DE2
Thực hiện hệ thống OFDM trên FPGA SVTH: Lê Quang Huy Bộ nhớ Flash
4-Mbyte bộ nhớ flash NOR 8-bit data bus
Truy cập như bộ nhớ cho bộ vi xử lý Nios II và bảng điều khiển DE2 Khe cắm thẻ SD
Cung cấp chế độ SPI và SD 4-bit cho truy cập thẻ SD Truy cập như bộ nhớ cho bộ vi xử lý Nios II và thẻ SD DE2
Công tắc nút nhấn 4 công tắc nút nhấn
Tạo 1 xung kích hoạt mức thấp khi được nhấn Công tắc gạt
18 công tắc gạt cho người dùng nhập vào
Công tắc về mức logic 0 khi cần gạt ở vị trí DOWN và ở mức logic 1 khi cần gạt ở vị trí UP.
Xung clock đầu vào Dao động 50-MHz
Xung clock đầu vào 27-MHz Xung clock đầu vào mở rộng SMA Bộ giải mã âm thanh
Bộ giải mã âm thanh Wolfson WM8731 24-bit Jack cắm đầu âm thanh vào/ra và mic
Tần số lấy mẫu: 8 đến 96 KHz
Các ứng dụng cho máy nghe nhạc MP3 và máy ghi âm, PDA,smartphone...
Ngõ ra VGA
Sử dụng ADV7123 140-MHz 10-bit tốc độ cao Với 15 chân kết nối tốc độ cao D-sub
Thực hiện hệ thống OFDM trên FPGA SVTH: Lê Quang Huy Hỗ trợ độ phân giải lên đến 1600 x 1200 ở mức 100 Hz
Có thể được sử dụng với FPGA Cyclone II để thực hiện một TV mã hóa.
Mạch giải mã TV NTSC/PAL
Sử dụng bộ giải mã đa định dạng ADV7180 Hỗ trợ giải điều chế màu NTSC/PAL/SECAM Hỗ trợ jack đầu vào RCA
Hỗ trợ định dạng số đầu ra (8-bit/16-bit): ITU-R BT.656 YCrCb 4:2:2 Ứng dụng: ghi DVD, TV LCD, TV kỹ thuật số, các thiết bị video di động.
Bộ điều khiển Ethernet 10/100
Tích hợp MAC và PHY với một giao diện xử lý chung Hỗ trợ truyền song công với tốc độ 10Mb/s và 100Mb/s Hoàn toàn phù hợp với chuẩn IEEE 802.3u
Hỗ trợ tạo checksum và kiểm tra IP / TCP / UDP Hỗ trợ điều khiển lưu lượng cho truyền bán song công Bộ điều khiển USB Host/Slave
Hỗ trợ đầy đủ tiêu chuẩn Universal Serial Bus 2.0 Hỗ trợ truyền dữ liệu tốc độ cao và tốc độ thấp Hỗ trợ cả cổng và thiết bị USB
Hai cổng USB (một loại A cho cổng và một loại B cho thiết bị)
Cung cấp giao diện song song tốc độ cao cho hầu hết các bộ vi xử lí có sẵn.
Hỗ trợ lập trình nhập/xuất (PIO) và truy nhập bộ nhớ trực tiếp (DMA) Các cổng nối tiếp
Một cổng RS-232 Một cổng PS/2
Kết nối DB-9 cho cổng RS-232
Kết nối PS/2 cho việc kết nôi chuột hay bàn phím tới board DE2
Thực hiện hệ thống OFDM trên FPGA SVTH: Lê Quang Huy Thu phát IrDA
Chứa một bộ thu phát hồng ngoại 115,2-kb/s LED 32mA hiện hành
Tích hợp lá chắn EMI
Mắt an toàn loại 1 IEC825-1 Phát hiện xung đầu vào Đầu 40 chân mở rộng
72 chân xuất nhập của Cyclone II cùng 8 chân nguồn và đất, được đưa ra 2 đầu 40 chân.
Đầu 40 chân được thiết kế chấp nhận tiêu chuẩn 40 chân cho băng cáp ổ cứng.
Diode và điện trở bảo vệ được cung cấp trong 2 đầu này.