CHƯƠNG I: NGUYÊN LÍ VÀ CẤU TRÚC CỦA HỆ THỐNG OFDM
CHƯƠNG 5: KẾT QUẢ THỰC HIỆN
5.2 MODULE THU CỦA OFDM TRÊN FPGA
5.2.1 Sơ đồ khối module test cho phần thu.
Để test module thu thì ta thực hiện test toàn bộ hệ thống OFDM gồm phần phát và phần thu. Sau đây là sơ đồ thử nghiệm bộ truyền và nhận OFDM trên kit DE2 có các khối : Input Data Buffer, bộ truyền OFDM, bộ nhận OFDM, Output Data buffer, 7-segment decoder và LEDG hiển thị vị trí xuất dữ liệu.
Thực hiện hệ thống OFDM trên FPGA SVTH: Lê Quang Huy Hình 5.8: Sơ đồ thử nghiệm bộ thu phát OFDM
Input Data Buffer (IDB): lưu trữ giá trị đầu vào, mỗi lần Key 3 được nhấn sẽ xuất giá trị hiển thị ra khối 7-segment decoder và vị trí hiển thị lên LEDG, nếu ấn đủ 16 lần (đủ giá trị đầu vào cung cấp dữ liệu cho bộ truyền và nhận OFDM), đầu ra IDB sẽ đưa tín hiệu vào bộ Serial to parallel.
OFDM transmitter, receiver: bộ thu và nhận OFDM.
Output Data Buffer (ODB) : lưu trữ giá trị đầu ra bộ thu OFDM, mỗi lần Key 1 được nhấn sẽ xuất giá trị hiển thị ra khối 7-segment decoder, hiện vị trí lên LEDG, với 16 lần ấn nút sẽ tương đương với 16 giá trị đầu ra từ 0 đến 15.
7-segment decoder : giải mã LED-7 thanh sau đó hiện thị lên giá trị lên kit DE2.
Hình 5.9 là chú thích thử nghiệm thu phát OFDM trên kit DE2. Đầu vào và ra hiển thị trên 2 digit LED-7 thanh , LED xanh giúp xác định vị trí hiển thị đầu vào, ra trên LED-7 thanh. Key 3 nhập giá trị Input , Key 1 hiển thị giá trị output.
Thực hiện hệ thống OFDM trên FPGA SVTH: Lê Quang Huy Hình 5.9: Chú thích thử nghiệm thu phát trên Kit DE2.
5.2.2 Kết quả test module cho phần phát và phần thu
Đầu vào Đầu ra Đầu vào Đầu ra
X0 1 1 8 8
X1 4 4 11 11
X2 5 5 7 7
X3 7 7 4 4
X4 2 2 9 9
X5 4 4 14 14
X6 6 6 9 9
X7 5 5 7 7
Thực hiện hệ thống OFDM trên FPGA SVTH: Lê Quang Huy
X8 9 9 6 6
X9 8 8 1 1
X10 3 3 3 3
X11 11 11 12 12
X12 14 14 11 11
X13 15 15 10 10
X14 12 12 3 3
X15 10 10 15 15
Bảng 5.2: Thử nghiệm bộ OFDM với các giá trị khác nhau.
Hình 5.10: Tổng quan về lưu lượng toàn hệ thống.
Total logic elements: 13,066/ 33,216 (39%)
Total combinational functions: 12,442 / 33,216 (37%)
Dedicated logic registers: 2,075 / 33,216 (6%)
Total pins: 90 / 475 (19%) Các thông số trên cho biết:
Thực hiện hệ thống OFDM trên FPGA SVTH: Lê Quang Huy
Mạch vừa thiết kế cần 13,066 logic element trên board DE2 để hiện thực (tổng cộng chịp FPGA hiện tại có 33,216 logic elements).
Mạch vừa thiết kế cần 90 pin để hiện thực ( tổng cộng chip FPGA hiện tại có 475 pin).
Như vậy, việc thiết kế hệ thống OFDM trên board DE2 cung chỉ chiếm một phần bộ nhớ (chỉ khoảng 20% cho phần chân và phần vật lí chỉ khoảng 40%). Điều này cho thấy khả năng ứng dụng các linh kiện khả trình trong nghiên cứu và thử nghiệm các hệ thống truyền thông ở dải gốc. Có khả năng mở rộng thêm hệ thống bằng cách thêm khối nhiễu AWGN, , mã hoá Turbo, các kỹ thuật ước lượng kênh truyền hai chiều... Song song với đó thì dữ liệu đầu vào FPGA và đầu ra hoàn toàn tương ứng với nhau nên ta có thể kết luận là hệ thống đã hoạt động tốt.
5.2.3 Kết quả mô phỏng Model Sim cho phần thu a. Dữ liệu từ khối Remove CP sang khối FFT
Dữ liệu khi qua khối Remove CP sẽ được xóa khoảng CP. Tức là đầu vào là 18 đường dữ liệu sẽ được xóa hai đường là khoảng CP và đầu ra là 16 đường.
Hình 5.11: Dữ liệu đầu ra khối Remove CP
Thực hiện hệ thống OFDM trên FPGA SVTH: Lê Quang Huy b. Dữ liệu từ khối FFT sang khối demo 16_QAM
Đầu vào khối FFT là 16 đường dữ liệu 12 bit. Sau khi qua bộ FFT thì sẽ được giải điều chế tín hiệu và đầu ra là 16 đường 8 bit như lúc khi dữ liệu vào bộ IFFT.
Hình 5.12: Dữ liệu đầu ra khối FFT b. Dữ liệu từ khối FFT sang khối demo 16_QAM
Dữ liệu đầu vào khối demo sẽ được so sánh với các giá trị cố định trên giản đồ sao và được giải ánh xạ cho ra giá trị 4 bit nhị phân tương ứng.
Hình 5.13: Dữ liệu đầu ra của khối demo16_QAM
Thực hiện hệ thống OFDM trên FPGA SVTH: Lê Quang Huy