Chương 3 MẠCH KHUẾCH ĐẠI ĐA TẦNG 3.1 CÁC YÊU CẦU TRONG MẠCH KHUẾCH ĐẠI ĐA TẦNG 3.1.1 Đại cương • Mạch khuếch đại đa tầng được dùng để làm gia tăng độ lợi hoặc làm thay đổi các chỉ tiêu k
Trang 1Chương 3 MẠCH KHUẾCH ĐẠI ĐA TẦNG
3.1 CÁC YÊU CẦU TRONG MẠCH KHUẾCH ĐẠI ĐA TẦNG
3.1.1 Đại cương
• Mạch khuếch đại đa tầng được dùng để làm gia tăng độ lợi hoặc làm thay đổi các chỉ tiêu kỹ thuật của các tầng khuếch đại riêng rẻ như: làm tăng hay giảm tổng trở vào, hoặc tổng trở ra của các tầng theo yêu cầu thực tế Thông thường mạch khuếch đại đa tầng được ghép chuỗi như Hình 3.1, và mạch tương đương của toàn mạch như Hình 3.2
Hình 3.1 Sơ đồ khối mạch đa tầng ghép chuỗi dạng tứ cực
Hình 3.2 Sơ đồ khối mạch đa tầng tương đương dạng tứ cực Với mạch điện theo hình 3.1 ta thấy ngay các kết quả
Tổng trở ngõ vào toàn mạch chính là tổng trở vào của tầng 1:ZiT = Zi1
Tổng trở ra toàn mạch chính là tổng trở của tầng cuối: ZoT = Zon
Độ lợi điện thế toàn mạch và độ lợi dòng toàn mạch có thể có giá trị gần đúng như sau: AVT ≈ AV1 AV2 AVn
in i i
Trang 2• Tuy khi ghép chuỗi các tầng khuếch đại lại với nhau một số vấn đề kỹ thuật mới đặt ra mà nếu không giải quyết sẽ làm ảnh hưởng đến cách hoạt động và chất lượng của toàn mạch như:
Vấn đề phân cực và ổn định cho mỗi tầng
Phối hợp trở kháng giửa các tầng
Đáp ứng tần số của toàn mạch đồi với tín hiệu vào
Nội âm của mạch…
• Và dĩ nhiên để làm giảm nhẹ công việc tính toán trong khi phân giải và thiết
kế toàn mạch, ta phải tím ra phương pháp tổng quát và nhanh chóng hơn đồng thời có thể áp dụng cách tính thủ công và cả tính bằng phần mền áp dụng trên máy vi tính (PSPICE, MATLAB…) Các vấn đề ổn định cho mỗi tầng, và đáp ứng tần số …, vấn đề phối hợp trở kháng và phương pháp phân giải mạch 3.1.2 Phối hợp trở kháng
Trong mạch khuếch đại transistor có 3 cách ráp cơ bản và có các đặc tính khác nhau được tóm tắt như ở Hình 3.3
Hình 3.3 Sơ đồ tóm tắt ba dạng mạch khuếch đại dùng transistor
• Nếu yêu cầu của mạch khuếch đại là phải có tổng trở vào trung bình và tổng trở ra nhỏ để tránh làm giảm độ lợi khi điện trở tải có trị số thấp Trường hợp này được thực hiện với tầng ngõ vào ráp dạng cực phát chung, tầng ngõ ra ráp cực thu chung hay còn gọi khuếch đại thu phát
• Nếu yêu cầu của mạch khuếch đại tổng trở vào và tổng trở ra thấp Ta phải thực hiện ngõ vào ráp theo cực nền chung, ngõ ra ráp theo cực thu chung
Hay tải trung bình vài chục d 5K
Trang 3• Với mạch khuếch đại công suất âm tần đẩy kéo được ráp theo cực thu chung
• Nguyên lý truyền công suất cực đại:
Xét mạch điện theo hình vẽ:
Hình 3.4 Sơ đồ mạch nguồn thế truyền công suất cực đại
Ta có:
L S
S R R
V I +
=
2 2
) (
.
L S
S L L
L
R R
V R I R P
+
=
=
Vì khi I = 0 → PL = 0, và PL là đường cong thay đổi theo RL đi qua một cực
L
L dR dP
0 ) (
) (
) (
2 ) (
4
2 2 2 4
=
L S
L S S L
S
S L L L
S S L
L
R R
R R V R
R
R R R R
R V dR dP
⇒ Điều khiện công suất cực đại là: RL = RS
Và khi đó trị số:
S S L
S
S L L
R
V R
R
V R P
4 ) (
2 2
2
+
=
Chú ý trong trường hợp tổng quát:
L l L
S S S
jX R Z
jX R Z
Trang 43.1.3 Các mô hình mạch khuếch đại
3.1.3.1 Khuếch đại điện thế (Voltage Amplifier)
• Mô hình được vẽ theo nguồn thế Thevenin như hình 3.4
Hình 3.4 Sơ đồ khối mạch khuếch đại nguồn thế Theo định nghĩa:
0
0 =→∞
= I R i
o V
i
V
V A
Theo định luật cầu phân thế:
i V S o
L
R R
=
) (
S S i
i
R R
=
) (
• Ở mạch ngõ vào, theo cầu chia thế ta có:
S i i S
i S S i
i i
R R
R V
V V R R
R V
=
• Ở mạch ngõ ra, ta có
V L o L i
o i V L o
L
R R
R V
V V A R R
R V
=
) (
• Độ lợi điện thế toàn mạch
=
=
=
L o
L V i S i S
i i o S
o VS
R R
R A R R
R V
V V
V V
V
Khi mạch không có RL (RL → ∞) và có RS:
V i
R R
R A
Trang 5Khi mạch không có RS (RS = 0) nhưng có RL:
V L o
L
R R
R A
S i o
L
S i
V A V
V V R
R
R R
• Mạch có dạng nguồn dòng Norton như Hình 3.6
Hình 3.6 Sơ đồ khối mạch khuếch đại nguồn dòng
V R i
o I I
I A
Theo định luật cầu chia dòng
i I o
R R
R I
+
R R
R I
Trang 6• Mạch ngõ vào theo định luật cầu chia dòng
S i S
S
R R
R I
+
=
i S S S
i
R R
R I
S I L o
o i
I L o
o
R R
R A R R
R I
A R R
=
=
i S
S I L o o S
o IS
R R
R A R R
R I
I
I A
3.1.3.3 Khuếch đại truyền dẫn (Operational Transconductance Amplifier)
• Ta có dạng nguồn truyền dẫn như hình 3.8
Hình 3.8 Sơ đồ khối mạch khuếch đại truyền dẫn
Độ lợi truyền dẫn khi ngõ vào hở
Trang 7o m
V
I
s i i o s
o ms
I
V V
I I
I
G = =
Theo định luật phân thế và phân dòng
S S i
i
R R
R V
+
L o
o
R R
R I
+
=
S S i
i
R R
R V
+
=
S i i S
i
R R
R V
o m S i
i i
m L o
o
R R
R G R R
R V
G R R
= +
=
=
L o
o m S i i S
o ms
R R
R G R R
R V
V G
• Để có độ truyền dẫn cực đại, ta phải có điều kiện
V
I G
Hình 3.9 Sơ đồ khối mạch khuếch đại tuyền dẫn lý tưởng 3.1.3.4 Khuếch đại truyền trở (Transresistance Amplifier)
• Mạch dạng nguồn truyền trở như Hình 3.7
Nguồn tín hiệu
∼
Mạch khuếch đại lý tưởng Tải
↑
Trang 8Hình 3.10 Sơ đồ khối mạch khuếch đại truyền trở
• Mạch ngõ vào
S i S
S
R R
R I
+
=
• Mạch ngõ ra
i m o L
L
R R
R
i S
S
R R
R I
S i S
S m o L
L
R R
R R R R
=
⇒
• Độ truyền trở toàn mạch
m MS i
S
S m o L L S
o
R R
R R R R
R I
I
V R
Hình 3.11 Sơ đồ khối mạch khuếch đại truyền trở lý tưởng 3.1.3.5 Các biểu thức liên hệ giửa 4 mô hình
Trang 9• Từ mô hình khuếch đại thế và mô hình khuếch đại dòng, ta có mô hình
khuếch đại cho:
R
V A
V =
i
i i
R
V A
i
o i V R
R A
R
A =
3.2 PHƯƠNG PHÁP PHÂN GIẢI MẠCH ĐA TẦNG
Trong phương pháp thông thường ta phân giải lần lượt từ tầng khuếch đại, tầng đầu đến tầng cuối Nhưng như vậy sẽ rất phức tạp và mất thời gian, hơn nữa dẫn tới sai sót, vì trong thực tế khi ghép chuỗi (cascade), sẽ xảy ra ảnh hưởng liên tác giửa tổng trở ra của tầng trước và tổng trở vào của tầng sau, làm ành hưởng đến các độ lợi của từng mạch và của toàn mạch
Để tìm phương pháp phân giải mạch nhanh chóng và chính xác, ta phải dùng đến các mạch tương đương của mỗi tầng sau đó dựa vào các định luật cơ bản về mạch điện để tính toán nhanh các kết quả Nhưng vì mạch tương đương của mạch khuếch đại có nhiều dạng nên ta sẽ phân giải theo các trường hợp sau:
3.2.1 Phân giải bằng nguồn thế Thevenin
Trang 10Hình 3.12 Sơ đồ phân giải mạch bằng nguồn thế Thevenin
Ta lần lược có:
s s i
i
R R
R V
+
= 1
1 1
1 1 1 2
2 1
o i
i o
R R
R V
i V o i
i o
R R
R A R R
R V
=
=
1
1 1 1 2
2 1
2
2 2 2
o L
L o
R R
R V
i V o i
i V
o L
L
R R
R A R R
R A
R R
=
1
1 1 1 2
2 2
2 2
Độ lợi điện thế toàn mạch
=
=
=
s i
i V o i
i V
o L L s
o s
o Vs
R R
R A R R
R A
R R
R V
V V
V A
1
1 1 1 2
2 2 2 2
Chú ý: nếu không ảnh hưởng liên tác, nghĩa là có điều kiện
s
R1>> ; Ri2 >> Ro1; RL >> Ro2, ta còn lại
2 1
2 V . Vs
o V
V
V A
A = = =
Thí dụ: Cho mạch khuếch đại đa tầng có mạch tương đương như hình vẽ
Hình 3.13 Mạch tương dương của nguồn thế
Trang 11=
=
s i
i V o i
i V
o L L s
o s
o Vs
R R
R A R R
R A
R R
R V
V V
V A
1
1 1 1 2
2 2
2 2
=
=
10 ).
1 5 (
10 5 ) 1 ( 10 ).
1 100 (
10 100 100
5 50
50 s
o s
o Vs
V
V V
V A
75 91 , 0
* 1 99 , 0
* ) 100 (
* 83 ,
= Vs A
• Độ lợi dòng toàn mạch
L
i s Vs i s s L o i
L o s
o Is
R
R R A R R V R V I
R V I
I
1
2 2
+
= +
=
=
=
9000 50
10 ).
5 1 ( ) 75 (
• Độ lợi công suất toàn mạch
Kw w
A A
APT = Vs Is = ( − 75 )( − 9000 ) = 675 000 = 675
3.2.2 Phân giải bằng nguồn dòng Norton
Hình 3.14 Sơ đồ phân giải mạch bằng nguồn dòng Norton
• Ta lần lược có
2 2 2
2
L o
o
R R
R I
+
=
1 1 2 1
1 1
i o
o o
R R
R I
s
R R
R I
1
1 = +
• Thay vào ta được
s i s
s i
i o
o i L o
o
R R
R A R R
R A R R
=
1 2
1 1
1 1 2
2 2
Trang 12• Độ lợi dòng điện toàn mạch
=
=
L o
o i
i o
o i i s s s
o Is
R R
R A R R
R A R R
R I
I A
2
2 2
1 1
1 1 1 2
• Nếu có thêm điều kiện
1 i
R >> ; Ro1 >> Ri2; Ro2 >> RL, thì
2 1
2 I . Is
o I
I
I A
A = = =
1 1
1
i s
L Is Vs L
i s Vs i s s L o i
o s
o Is
R R
R A A R
R R A R R V R V I
I I
I A
i V i i L o s
o I
R
R A A R
R A R V R V I
=
i o i s o
Is
R R
R A R R
R A R R
R I
I A
2
2 2
1 1
1 1 1 2
Trang 13=
k k
k k
k
k k
k
k I
I A s
o Is
1 6
6 ) 75 ( 4 , 1 5
5 ) 60 ( 1 10
10 2
250 72 , 249 1
10
1 2747 1
≈
= +
= +
=
k k
k R
R
R A A
i s
L Is Vs
• Tổng trở vào mạch: Ri = Ri1 = 1k
3.2.3 Phân giải tổng quát cho nhiều tầng
Ta thực hiện cho mạch ba tầng để suy ra cho mạch có nhiều tầng khuếch đại hơn
Hình 3.16 Sơ đồ khối mạch khuếch đại tổng quát (ba tầng)
=
=
3 3
2 3
3 2
1 2
2 1 1
1
o L
L V
o i
i V
o i
i V s i i s
L Vs
R R
R A
R R
R A
R R
R A
R R
R V
V A
• Nếu có thêm điều kiện
• Độ lợi công suất: A PT = A Vs A Is
3.3 PHÂN GIẢI MẠCH KHUẾCH ĐẠI ĐA TẦN CỦA TRANSISTOR
3.3.1 Phân giải mạch khuếch đại đa tầng dùng BJT theo nguồn thế Thevenin
Trang 14Thí dụ: xét mạch khuếch đại hai tầng dùng BJT
Hình 3.17 Sơ đồ nguyên lý mạch
• Mạch tương đương trong chế độ AC
Hình 3.18 Sơ đồ phân tích chế độ ac
• Mỗi tầng khuếch đại transistor được vẽ
Hình 3.19 Sơ đồ tương đương của một tầng
Với Ri = RB// hie
ie oe C fe v
h h R h A
oe C o
h R
h
R h
1 oe h
"
∼
Trang 15Hình 3.20 Sơ đồ khối mạch khuếch đại truyền trở lý tưởng
Ta có:
1 1 1 2 1
1 // // ie B // ie
1 1 1
1 //
oe C o
h R
R =
2 2 2 4 3
2 // // ie B // ie
2 2 2
1 //
oe C o
h R
=
=
=
2 1
1 2
2 2
1
1 2
o L
L V
o i
i V
s i i s
o s
o Vs
R R
R A
R R
R A
R R
R V
V V
V A
=
=
=
2 2
02 2 1
2 2 1
01 1 1
1 2
o L L ie
fe o
i i ie
fe s
i i s
o s
o Vs
R R
R h
R h R
R
R h
R h R R
R V
V V
V A
=
=
2 2
0 2 1
2 2 1
1 1 1
1
o L L ie
fe o
i i ie
o fé s i i s
o Vs
R R
R h
R h R
R
R h
R h R R
R V
V A
Và tải hiệu dụng của mỗi tầng là
L oe C L o L
ie B oe C i o L
R h R R R R
h R h R R R R
//
1 //
//
//
//
1 //
//
2 2 2
2
2 2 1 1 1 1 1
Trang 162 1 1
1 2
2
2 2 1
1 1 1
1 2
. VV s i i s
o s
o Vs
ie
L fe ie
L fe s
i i s
o s
o Vs
A A R R
R V
V V
V A
h
R h h
R h R R
R V
V V
V A
=
=
=
Với AV1: độ lợi thế tầng 1 có tải hiệu dụng là RL1
Với AV2: độ lợi thế tầng 1 có tải hiệu dụng là RL2
tổng quát với tải là RL1, RL2
Nếu hoe1 ≈ 0 → RL1 = RC1// RB2// hie2
L C L
o Is
R
R R A R R V R V I
I
= +
=
= ; R =i Ri1; R =o Ro2
Ta có thể chứng minh trực tiếp từ mạch tương đương theo nguồn dòng Norton của BJT như sau
Hình 3.21 Sơ đồ tương đương mạch khuếch đại theo nguồn dòng
Sơ đồ tương đương của toàn mạch được vẽ theo nguồn dòng Norton như sau
1 1
1 1 // Coe
h
R =
2 1
1 oe h
"
2 2
2 1 // Coe
h
R =
L o
R 2 = 2//
2 2
2 B // ie
R =
Trang 17Hình 3.22 Sơ đồ khối tính trực tiếp mạch khuếch đại theo nguồn dòng
Ta lần lược có:
2 2 2
2 fe b L o
i b
R
V
i =
1 1 1 2
i b
i
R R
R V
+
= 1
1 1
=
=
2
2 2 1
1 1 1
1
ie
L fe ie
L fe s i i s
o Vs
h
R h h
R h R R
R V
=
=
=
2 2
02 2 1
2 2 1
01 1 1
1 2
o L L ie
fe o
i i ie
fe s
i i s
o s
o Vs
R R
R h
R h R
R
R h
R h R R
R V
V V
V A
3.3.2 Phân giải mạch khuếch đại đa tầng dùng BJT theo nguồn dòng Norton
Từ sơ đồ mạch tương đương ta có với hai tầng ráp CE
2
1 oe h
"
2 2
2 1 // Coe
h
R =
R R
R ' = //
2 2
2 B // ie
R = 1
'
// Bs
Trang 18Hình 3.23 Sơ đồ tương đương mạch khuếch đại theo nguồn dòng
Sơ đồ tương đương của toàn mạch được vẽ theo nguồn dòng Norton như sau
Hình 3.24 Sơ đồ khối mạch tương đương
Ta lần lược có
2 2 1 2
2
i o
o o
R R
R I
' 1
ie o
o
h R
R i
+
=
1 1 1
1
ei B
B
h R
R i
+
=
s B s
s
R R
R I
1
1 = +
s L o
o fe
R ie o
o fe
R ie B B B
s
s
R R
R h
h R
R h
h R
R R
R
R I
i i
=
2
2 2
2 ' 1
' 1 1
1 1 1 1
2 1
=
=
L o
o fe
R ie o
o fe
R ie B B B
s s s
o Is
R R
R h
h R
R h
h R
R R
R
R I
I A
i i
2
2 2
2 ' 1
' 1 1
1 1 1 1
2 1
=
=
L o
o fe
R ie o
o fe
R ie B B s
o Is
R R
R h
h R
R h
h R
R I
I A
i i
2
2 2
2 ' 1
' 1 1
1 1 1
2 1
Tính AVs:
( ) Is ( L )
L o o
Vs
R R
R A R R I
R I V
V A
+
= +
Trang 19Thí dụ: cho mạch khuếch đại hai tầng như hình vẽ
Hình 3.25 Sơ đồ nguyên lý mạch Cho hie1 = hie2 = 2 , 5 k
100 2
1 = fe =
fe h h
0 2
1 = re =
re h h
S h
1
4 1 1 1
k k
k k
k
R h
h R R R
65 , 6 72 , 24 //
09 , 9 ) 220
* 101 //(
) 10 //
100 (
1 //
2 1
≈
=
=
+ +
=
=
k k k R
3 , 7 )(
729 , 0 )(
2 , 99 )(
50 72
, 24
8 , 1 100 48
, 2 65 , 6
65 , 6 5
, 2
48 , 2
* 100 1
5
,
2
5 , 2
) 1
2
02 2 1
2 2 1
01 1 1
1 2
=
=
=
k k
k k
k k
k
k k
k k
k
k
R R
R R
h h
R h R
R
R h
R h R R
R V
V V
V
A
o L L E
fe ie fe o
i i ie
fe s
i i s
o s
o Vs
55 , 25 50
5 , 2 1 365
R R A
A s i
Vs Is
Trang 20K R
R
o o
i i
8 , 1
5 , 2 2 1
Hình 3.26 Sơ đồ tương đương dùng nguồn thế
Hình 3.27 Sơ đồ tương đương dùng nguồn dòng
=
=
L o
o fe
i o
o fe
ie B B s
o Is
R R
R h
R R
R h
h R
R I
I A
2
2 2
2 ' 1
' 1 1 1 1 1
k k
k k R
R h
oe
o 1 // 1// 2 10 // 3 , 3 // 9 , 09 1 , 95 1
50 8 , 1
8 , 1 100 72 , 24 95 , 1
95 , 1 100 5 , 2 1 1
=
=
k k
k k
k
k k
M
M I
I A s
o Is
5 , 3
50 5 , 25 1
=
k
k R
R
R A A
s i
L Is Vs
3.3.3 Phân giải mạch khuếch đại đa tầng dùng FET
Thí dụ xét mạch khuếch đại hai tầng dùng FET như hình vẽ
2
1 oe h
Trang 21Hình 3.28 Sơ đồ nguyên lý mạch khuếch đại hai tầng dùng FET
Hình 3.29 Sơ đồ mạch tương đương chế độ ac
Hình 3.29 Sơ đồ mạch tương đương theo nguồn thế
2 2 2 ' 2 2 2
2
1 1 1 ' 1 1 1
i
D D d L o G
i
R R r R R R
R
R R r R R R
2 2 2
1 1 '
1 1 1
o m L
m V
o m L
m V
R g R
g A
R g R g A
=
=
L o
L V
G o
G V
G is G s
o Vs
R R
R A
R R
R A
R R
R V
V A
2 2 2 1
2 1
1 1
=
=
L o
L o
m G
o
G o
m G
is G s
o Vs
R R
R R
g R
R
R R
g R R
R V
V A
2 2 2 2
1
2 1
1 1
=
=
L o
L o m G
o
G o m G
is G s
o Vs
R R
R R g R
R
R R g R
R
R V
V A
2
2 2 2
1
2 1 1 1
R02
' 2 L R
Trang 22( 1 1) ( 2 2)
1
1
L m L m G
is G s
o
R R
R V
G o L
R R R
R R R
//
//
2 2
1 1 1
1 01 D
D D
d
R R
R R R
r( m D ) [ m( D L) ]
Trang 23is is G
G is
is i
i i
R R
R V
R R
R V
=
=
1 1 1
1 1
1
Mà ta có
2 2 1
1 1 1 1 2 2
.
.
i o i o is i is i i i i o is
o vs
V
V V
V V
V V
V V
V V
V V
G
R R
=
3.3.4 Mạch khuếch đại đa tầng ghép bằng tụ liên lạc
Tụ liên lạc giửa các tầng nhằm cô lập điện một chiều phân cực cho mỗi tầng
để khi phân cực không bị ảnh hưởng lên nhau, nhờ đó điểm tỉnh điều hành của mỗi tầng được ổn địnhnhư trước khi ghép chúng lại với nhau Nhưng ở chế độ xoay
2
1
→
= fC
Xc
tầng trước cho đến tầng sau cùng, đây là cách ghép mạch đơn giản nhất và ít tốn kém
Cách phân giải mạch cũng tương tự như đã trình bày ở trên Từ mạch điện thực tế ta vẽ mạch tương đương ở chế độ (ac) với các thông số cần thiết, rồi tính theo cách phân giải theo nguồn thế hay nguồn dòng hoặc cách giải trực quan…để thiết lập các công thức cần thiết
Thí dụ 1: cho mạch khuếch đại hai tầng như hình vẽ
Hình 3.31 Sơ đồ nguyên lý mạch khuếch đại dùng tụ liên lạc
Hai Transistor có thông số đồng nhất: hfe = 100 , hie = 2 k , hoe ≈ hre ≈ 0, RL → ∞
Tính Ri, Ro,AV1, AV2, AVT, AiT, APT
Giải:
Trang 24Như hình vẽ và giả thiết cho ta có : Rs = 0 , RL → ∞
R R R
k k
k h
R R R R R
C L C L
ie B C i C L
7 , 4 //
4 , 1 99 , 1 //
7 , 4 //
//
//
2 2
2
2 2 1 2 1 1
Độ lợi thế:
235 2
7 , 4 100
70 2
4 , 1 100
2 2
1 1
R h A
k
k h
R h A
ie
L fe V
ie
L fe V
s i
i
R R
R A
Độ lợi dòng:
6965 7
, 4
99 1 16450 2
R A A
L
i VT IT
Độ lợi công suất:
6 10 58 , 6965114
16450
=
= VT IT
PT A A A
2
1 oe h
"
↓
Trang 25Hình 3.33 Sơ đồ nguyên lý mạch khuếch đại dùng tụ liên lạc
Tính trị số phân cực của mỗi tầng
R R V
V
mA V
I
I
A R
R
V V
I
k R
R
R
V V V
k k
k V
R R
R
V
C C E CC
CE
B
C
E B
BE BB B
B
CC B
12 , 7 ) (
4 20 200
20 )
1 (
7 , 3 //
8 , 4 7 , 19
4 , 9 20 15 7 , 4
7 , 4
2 1
1 2
2
= +
= +
=
( β
( β
Vậy điểm tỉnh điều hành có trị số:
mA I
A I
20 (
Phân giải ac:
Tại điểm phân cực ta có:
h r h
mA
mV I
V r
e fe e ie CEQ
T e
3 , 1 5 , 6 200
.
5 , 6 4
Trang 26Tính tải hiệu dụng của tầng 2 khi chưa có tải riêng RL:
=
=
h R
oe C
2 2 2
Độ lợi thế tầng 1:
103 5
, 6
670 1
1 1
1 1
e L ie
L fe V
r
R h
R h
A
Độ lợi thế tầng 1:
339 5
, 6
2 , 2 2 2 2
2 2
r
R h
R h
A
e L ie
L fe V
35000 )
339 )(
103 ( 2
, 2
962 35000
962 //
2 1
1 1
1
2 1
R A
A
h R
R
R
R A
A
L
i VT
IT
ie B
i
L
i VT
IT
Độ lợi công suất toàn mạch:
6 10 66 , 535 54 , 15304
L
R R
R
V
1 +
=
6 2
1
2 2
2 1 1
1
10 64 , 438 ) 42 , 15332 )(
52 , 28688 (
42 , 15332 8
, 1
962 52 , 28688 //
52 , 28688 2
, 2 10
10 35000
.
=
⇒
IL VL
PT
C L
i VL
IL
VL
C L
L VT
C L
L V
V s i
i VL
A A
A
k R
R
R A
A
k k
k A
R R
R A
R R
R A
A R R
R A
Tổng trở vào:
Trang 27IC1=2mA, IC2=1,5mA và đều có hfe=β=100
Hình 3.34 Sơ đồ nguyên lý mạch khuếch đại đa tầng ráp CEbCC
r R
R mA
mV
r
k k k k r
R R mA
mV
r
E e B
i e
e B i e
84 1
//
3 , 17 5
,
1
26
1 , 1 3 , 1 //
11 //
27
//
13 2
26
2 2 2
2 2
1 1 1 1
β β
Độ lợi thế cho các tầng:
( ) 1 17 , 3 0,98 1
1 )
(
113 3
, 1
84 //
5 , 1 //
)
(
2 2 2 2
2
2 2
1
2 1 1
1 1
≈
= +
= +
= +
r
R R
r h
R h A
CC
k k r
R R h
R h A
CE
E e L E
e fe
L fe V
e
i C ie
L fe V
Độ lợi toàn mạch (do Rs=0): AVT = AV1 AV2 = ( − 113 )( 0 , 98 ) = − 112
Tổng trở ra bằng tổng trở ra của tầng ráp CC:
≈ +
=
=
+ +
≈ +
+
= +
+
=
=
32 3 , 17 100
470 //
5 , 1
2 2
2 1 2
2 2 1 2
2 2 2
k k R
R
r h
R R h
h R R h
h R R
R
o
OT
e fe
C C fe
ie C C fe
ie s o
OT
Trang 28Hình 3.35 Sơ đồ nguyên lý mạch khuếch đại đa tầng ráp CBbCE
Ta có mạch điện tương đương:
Hình 3.36 Sơ đồ tương đương mạch khuếch đại đa tầng ráp CBbCE
Ta có:
) )(
1 //(
13 2
26
11 11 //
470 //
11 4
, 2 26
2 2 2
2 2 2
2
1 1 1 1
1
E e fe
B i e
ib
e E i e
ib
R r h
R R mA
mV r
h
k r
R R mA
mV r
h
+ +
Ri2 33 // 15 // 121 ( 13 180 ) 7 , 15
Độ lợi thế từng tầng:
32 , 9 ) 180 13 (
8 , 1 )
)(
1 (
130 //
2 2
2 2
2
2 1 1
1 1
1 1 1
−
= +
−
= +
−
= +
r
R R
r h
R h A
r
R R r
R h
R h A
C L
fe V
e
i C e
L ib
L fb V
α
Trang 29Độ lợi thế toàn mạch:
1209 )
3 , 9 ).(
130 ( 2
D
V
V I
I
D S S
G
V = − = 0 −
Trang 300 2
2 1
:
1
2 2
2 2
2
= +
P D S
P
D S P
D S DSS
D
P
D S DSS
D
V I V R I
V I R
V
I R V
I R I
I hay
V
I R I
I
V R V c
V a
R a a
ac b b I
2 2
2 2
2
; 2
( ) (5440 1600) 7040
10 10
4 680
* 4
mA I
I
D
D D
78 , 2
45 , 12 924800
55 , 4468 7040 462400
* 2
16
* 462400
* 4 7040
mA
ID = 2 , 78 Chỉ nhận giá trị nhỏ hơn IDSS là ID = 2,8mA
I R V
mA I
Q
D S GS
DQ
9 , 1 8
, 2
* 680
8 , 2
Tính gm0 và gm
mS V
mA V
I g
V mS
V
V g
g
P
GSQ m
4
9 , 1 1 5 1
Trang 31Tổng trở vào: Ri = RG1 = 3 , 3 M
Biên độ tín hiệu ra:
Khi có tải riêng:
mV mV
k k
k V
R R
R V
k
D L
L L
4 , 2 10
10
; 10
2
= +
= +
=
=
3.3.5 Mạch khuếch đại đa tầng ghép bằng biến thế
Mục đích của cách ghép bằng biến thế nhằm cô lập điện thế phân cực DC, đồng thời còn dễ dàng tạo sự phối hợp trở kháng giửa các tầng (truyền công suất cực đại) Tuy nhiên khi đó phải chú ý đến tải hiệu dụng do sự phản xạ của tải hoặc tổng trở vào tầng sau về cuộn sơ cấp máy biến áp
n
n Z hay Z
n
n Z
2 2
1 ' 2
2 2
n1và n2 là số vòng của cuộn sơ cấp và thứ cấp
Để đơn giản ta xét ví dụ sau đây:
h
h h
h h
oe oe
fe fe
ie ie
(
50
89
; 105
800
; 950
2 1
2 1
2 1
Tính độ lợi điện thế toàn mạch:
S
L VS V
V
A =
Ta có mạch tương đương trong chế độ xoay chiều:
Trang 32$ %
"
#
$ %
Hình 3.39 Sơ đồ tương đương chế độ xoay chiều
Để tính độ lợi cho từng tầng ta vẽ mạch tương đương cho từng tầng Tổng trở vào: Ri = RB1// hie1= 15 k // 4 , 7 k // 950 = 748
2 2
1 '
2
S h
10
* 105 1
1 1 1
1
h
R h V
V A
ie
L fe i
o V
hfe2.Ib2 &
&
"
#
Trang 33Hình 3.41 Sơ đồ khối tương đương cho tầng 2
Ta có tải hiệu dụng phản xạ về cuộn sơ cấp:
2
1 '
Tải hiệu dụng của tầng 2
Độ lợi điện thế tầng 2
5 , 1112 800
10
* 89 2
2 2 2
2
V
R h V
V A
i
L fe i
o V
Khi tính độ lợi điện thế toàn mạch ta phải chú ý đến điện thế giảm thế qua các biến thế hạ thế, vậy ta có:
4
1 5 1112 5
1 1105 50
748 748
2 1
2 2 1 1
2 1 1
1
1 1 1 1 2 2 2 2
i VS
S i i o o i i o o L S
L VS
A
n
n A n
n A R R
R A
V
V V
V V
V V
V V
V V
V A
Tuy nhiên hiện nay ta ít dùng cách ghép bằng biến thế trong các tầng khuếch đại(ngoại trừ cao tầng) vì cách ghép này có những nhược điểm sau
ghép khác
3.3.6 Mạch khuếch đại đa tầng ghép trực tiếp (DC)
Cách ghép dùng tụ liên lạc, hay bằng biến thế thường không khuếch đại ở tần
số thấp và điện một chiều ngoài ra do kích thước của tụ và biến thế lớn nên không thể áp dụng vào việc chế tạo các vi mạch (IC) Để khắc phục các bất lợi trên, ta dùng cách ghép trực tiếp, trong đó ngõ ra của tầng trước được ghép thẳng vào tầng sau như Hình 3.42
Trang 34Hình 3.42 Sơ đồ nguyên lý mạch khuếch đại ghép trực tiếp
Trong cách ghép trực tiếp, còn có điểm lợi là sự phân giải và thiết tính dễ dàng hơn vì không chịu liên tác đáng kể giửa các tầng Những đòi hỏi sự phân cực
và ổn định nhiệt khá cẩn thận vì điện thế phân cực ở ngõ ra của tầng trước chính bằng điện thế phân ở ngõ vào của tầng sau Thí dụ, muốn điện thế phân cực (DC)
+0,7V = 4,9V Điện thế này cũng chính là điện thế phân cực ở cực thu tầng trước (VC1 = 4,9V)
Trong cách ghép trực tiếp, thường sử dụng transistor loại Si vì nó co dòng rỉ
với dòng điện thu IC nhỏ
Sau đây để thấy rỏ về độ lớn, ta xét 1 số ví dụ bằng số cụ thể và các transistor đều làm bằng Si
Thí dụ 1: mạch khuếch đại đa tầng ghép trực tiếp hai tầng khuếch đại ráp cực phát chung (CE)
'
Hình 3.43 Sơ đồ mạch khuếch đại hai tầng ráp CE
Trang 35k V
R R
R
68 47
47 1
=
A k
V k
k
V V R
R
V V I
k k
k R R R
E B
BE BB B
B
(
β 247 , 8 20
5 7
, 4
* 50 8 , 27
7 , 0 7 , 5
8 , 27 74 //
68 //
1 1
1 1 1
2 1 1
=
= +
−
= +
h I
IC1 = β B1= fe1 B1 = 50 * 20 ( = 1
(R R )I v ( k k) mA V V V V
mA I
V V
Q CE
Q C BE 7 , 3 1
7 , 0
1 1 1
Ta có: VC1 = VCC − RC1IC1 = 14 V − 5 , 6 k 1 mA = 8 , 4 V
V V
VB2 = C1 = 8 , 4
Tính được:
mA k
V R
V I
V V
V V
V V
E
E E
BE B E
94 , 0 2 , 8
7 , 7
7 , 7 7 , 0 4 , 8 2
2 2
2 2 2
k
V V R
R
V V R
R
V V I
C E
BE B B
E
BE B
50 / 6 , 5 2 , 8
7 , 0 4 , 8 /
2 2 2
2
2 2
+
−
= +
−
= +
−
=
β β
(R R )I V ( k k) mA V V
V V
mA I
Q CEC
7 , 0
87 , 2
92 , 0 2 2 2
2 , và VE1 = VC1− VCE2 = 8 , 4 V − 3 , 7 V = 4 , 7 V
Trang 36V mV
k I
R V
V mA
k V I
R V V
C E E
C C CC C
54 , 7 92
, 0
* 2 , 8
4 , 10 92
, 0
* 9 , 3 14 2
2 2
2 2 2
, 0 //
6 , 5 //
490 491
5 , 0 //
8 , 27 //
2 1 1
1 1
k k h
R R
k k h
R R R
ie C L
ie B i i
Độ lợi điện thế:
35 , 355 5
, 0
55 , 3
* 50
55 , 3 40 //
9 , 3 //
55 , 49 5
, 0
495 , 0
* 50
2
2 2 2
2 2
1
1 1 1
R h A
k k
k R
R R
k
k h
R h A
ie
L fe V
L C L
ie
L fe V
Độ lợi điện thế toàn mạch: (Rs = 0)
( 49 , 55)( 355 , 35) 17607 , 59 2
= V V
VT A A A
tránh bất lợi trên, ta thường dùng cách ráp tầng cuối là tầng khuếch đại theo phát chung với transistor pnp trong khi đó tầng đầu vẫn là tầng ráp cực phát chung với transistor npn
Thí dụ 2: cách ghép với hai transistor ngược nhau npn d pnp
Trang 37Với tầng Q1:
(R R )I V ( k k) mA V V
V
mA mA
k k
V V R
R
V V I
k k
k R R R
V V k k
k V
R R
R V
C E C CC CE
B E
BE BB C
B
CC BB
82 , 6 4 , 1 5 , 1 2 , 2 12
4 , 1 397 , 1 150 / 37 , 11 5 , 1
7 , 0 9 , 2 /
37 , 11 15 //
47 //
9 , 2 12 47 15 15
1 1 1 1
1 1
1 1 1
2 1 1
1 2
2 1
= +
−
= +
−
=
≈
= +
−
= +
= +
V V
mA I
Q BE CE C
7 , 0
82 , 6
4 , 1
1 1 1 1
V mA
k V I
R V
VB2 = C1 = 8 , 9
Suy ra:
V V
V V
V V
V mA k
I R I R V
mA k
V V R
V V I I
V V
V V
V V
E C CE
E C C C C
E
E CC E C
BE B E
4 , 6 6 , 9 2 , 3
2 , 3 6 , 1 2
6 , 1 5
, 1
6 , 9 12
6 , 9 ) 7 , 0 ( 9 , 8
2 2 2
2 2 2 2 2
2
2 2
2
2 2 2
V V
mA I
Q BE CE C
7 , 0
4 , 6
6 , 1
2 2 2 2
Phân giải AC:
h h mA
mV r
k r
h h mA
mV r
e fe ie e
e fe ie e
4 , 2 3 , 16
* 151 1
3 , 16 6
, 1 26
8 , 2 6 , 18
* 151 1
6 , 18 4
, 1 26
2 1 2 2
1 1 1 1
Độ lợi điện thế:
Trang 38123 3
, 16 2
62 6
, 18
4 , 2 //
2 , 2 //
) //
(
2 2 2
2 2 2
1
2 1 1
2 1 1 1
R h
R h A
k k r
h R h
R R h A
e C ie
C fe V
e
ie C ie
i C fe V
Độ lợi toàn mạch:
( 62)( 123) 7326 2
= V V
VT A A A
1 1
1
1 1 1
1 2
2 1
C E C CC CE
B C
E B
BE BB B
CC BB
I R R V V
I I
R R
V V I
V R R
R V
Q
β β
CE CC E
BE B E
C B
V I R V hay
V V V hay
V V V
V V
2 2 2
2 2
2 2 2
1 2
Trang 39Trị số VCC tương đối nhỏ vẫn sử dụng như cũ không cầng phải tăng trị số lớn hơn
Phân giải AC:
2 2 2 2
i
ie i i
L fe i
E I i
L I V
R
h R R
R h R
R A R
R A
= +
=
=
=
1 2
2
+
= fe
E ie o h
R h R
Tầng Q1: ta có cách ráp CE
2 1
1
i L
B ie i R R
R h R
ie
L fe V
h
R h
A = −
Thí dụ 4: phân cực bằng nguồn dòng ráp CE – CC
1mA
2mA
Hình 3.46 Sơ đồ mạch khuếch đại phân cực bằng nguồn dòng ráp CEbCC
Q1, cấp IC1 = IC3 tụ phân dòng chế độ AC cho RE1
Giải:
Trang 40mA k
V R
V I
V V
V V
V V
V V
V V
E
RE o
EE E RE
BE B E
2 47
3 , 9
3 , 9 ) 10 ( 7 , 0
7 , 0
1 1
1 1
1 1 1
Xem IB2 = 0, điện thế VC1 được tính:
V mA k I
R V
VC1 = CC − C1 C1 = 10 − 4 , 7 1 = 5 , 3
Mà : VB2 = VC1 = 5 , 3 V
( V) V V
V V
VRE2 = E2− EE = 4 , 7 − − 10 = 14 , 7
Hay phân cực: Vo = VE2 = 4 , 7 V
Phân giải AC: (sinh viên tự tính)
3.3.7 Mạch khuếch đại đa tầng kết hợp giửa BJT và FET
Nếu muốn có tổng trở vào lớn, độ lợi điện thế vừa phải, tổng trở ra rất nhỏ, ta thường kết hợp cách ráp giữa Mosfet vào cực nguồn chung ở tầng đầu và transistor
CC ở tầng sau, tầng giữa là transistor CE để có độ lợi điện thế lớn
Hình 3.47 Sơ đồ mạch khuếch đại kết hợp FET và BJT
V V
V mA k Q
d 12 , 2 2
/ 5 1
k r
Q i
o 39 , 2
2 , 54 150
2
2 2
k r Q
i 34 , 4 1 80
3
03 3
β
Phân giải DC:
