Các họ vi điều khiển thế hệ mới

Các họ vi điều khiển thế hệ mới

ĐẠI HỌC THÁI NGUYÊN KHOA CÔNG NGHỆ THÔNG TIN

Bộ môn Công nghệ điều khiển tự động

LÊ HÙNG LINH

TÀI LIỆU THAM KHẢO HỖ TRỢ MÔN VI XỬ LÝ

CÁC HỌ VI ĐIỀU KHIỂN THẾ HỆ MỚI

THÁI NGUYÊN - NĂM 2008

LỜI NÓI ĐẦU Trong sự phát triển của đất nước hiện nay, tự động hoá đóng vai trò rất

quan trọng Các hệ thống tự động hoá được ứng dụng trong mọi lĩnh vực của đời

sống xã hội cũng như trong các dây truyền sản xuất

Để xây dựng các hệ thống tự động hoá phải cần rất nhiều kiến thức như: Phân tích hệ thống, thiết kế đánh giá hệ thống, kiến thức về phần cứng, kiến

thức về phần mềm… Vì vậy đòi hỏi các kỹ sư tự động hoá phải có một nền kiến

thức vững vàng

Do nhu cầu đào tạo sinh viên và học viên học môn Tự động hoá, chúng tôi mạnh dạn biên soạn tài liệu này để phục vụ các đối tượng trên Tài liệu còn mong muốn phục vụ một cách hữu ích cho những ai yêu mến môn Tự động hoá

và có nhu cầu sử dụng nó vào trong công tác thực tiễn của mình

Nội dung của tài liệu gồm 3 chương:

Chương l: Cung cấp kiến thức cơ bản cho vi điều khiển họ 8051 như: AT89C2051, AT89C51/52, AT89C55WD, SST89C54/58

Chương 2: Mô tả những kiến thức chung nhất về họ vi điều khiển AVR: AT90S8535 và AT89LS8535

Chương 3: Cung cấp một vi diều khiển PSoC Vi điều khiển này đang được

sử dụng nhiều trong công nghiệp

Trong quá trình biên soạn tài liệu, chúng tôi đã cố gắng rất nhiều Tuy nhiên, do thời gian và khả năng có hạn, tài liệu không tránh khỏi những khiếm khuyết Chúng tôi vui lòng và biết ơn sự góp ý của độc giả Mọi thắc mắc liên hệ với Bộ môn Điều khiển tự động - Khoa CNTT - Đại học Thái Nguyên

CHƯƠNG I HỌ VI ĐIỂU KHIỂN 8051

1.1 GIỚI THIỆU CẤU TRÚC PHẦN CỨNG HỌ MCS-51 (89C51):

1.1.1 Giới thiệu họ MCS-51

* MCS là họ IC (integrated circuit) vi điều khiển (Microcontroller) do hãng Intel sản xuất Các IC tiêu biểu cho họ MCS-51 là: 8051, 8031, 89C51, 892051,

8751 Việc xử lý trên Byte và các toán số học ở cấu trúc dữ liệu được thực

hiện bằng nhiều chê độ truy xuất dữ liệu nhanh trên RAM nội Tập lệnh cung cấp một bảng tiện dụng của những lệnh số học 8 bit gồm cả lệnh cộng, trừ, nhân

và lệnh chia Nó cung cấp những hỗ trợ mở rộng trên Chip dung cho những biến một bộ như là kiểu dữ liệu riêng biệt cho phép quản lý và kiểm tra bit trực tiếp trong điều khiển

* 89C51 là một vi điều khiển 8 bit, chế tạo theo công nghệ CMOS chất lượng cao với 4 KB EEPROM (Flash Programmable and erasable read giấy memory) Thiết bị này được chế tạo bằng cách sử dụng bộ nhớ không bốc hơi mật độ cao của ATMEL và tương thích với chuẩn công nghiệp MCS - 51 về tập lệnh và các chân ra ATMEL AT89C51 là một vi điều khiển mạnh (có công suất lớn) mà nó cung cấp một sự linh động cao và giải pháp về giá cả dối với nhiều ứng dụng vi điều khiển

Các đặc điểm của 89C51 được tóm tắt như sau:

* 4 KB bộ nhớ có thể lập trình lại nhanh

* tần số hoạt động từ: 0Hz đến 24 MHz

* 2 bộ Timer/counter 16 Bit

* 128 Byte RAM nội

* 4 Port xuất/ nhập do 8 bit

* Giao tiếp nối tiếp

* 64 KB vùng nhớ mã ngoài

* 64 KB vùng nhớ dữ liệu ngoài

* Xử lý Boolean (hoạt động trên bit đơn)

* 210 vị trí nhớ có thể định vị bit

1.1.2 KHẢO SÁT SƠ ĐỒ CHÂN 89C51, CHỨC NĂNG TƯNG CHÂN

1.1.2.1 Sơ đồ chân 89C51

Hình 1.2 Sơ đồ chân IC 89C51

1.1.2.2 Chức năng các chân của 89C51

89C51 có tất cả 40 chân có chức năng như các đường xuất nhập Trong đó

có 24 chân có tác dụng kép (có nghĩa 1 chân có 2 chức năng), mỗi đường có thể hoạt động như trường xuất nhập hoặc như đường điều khiển hoặc là thành phần của các bus dữ liệu và bus địa chỉ

a Các Port:

Port 0: là port có 2 chức năng ở các chân 32 - 39 của 89C51 Trong các thiết kế cỡ nhờ không dùng hộ nhớ mở rộng nó có chức năng như các đường I/O Đối với các thiết tế cờ lần có bộ nhớ mở rộng nó được kết hợp giữa bus địa chỉ và bus dữ liệu

Port l: là port I/O trên các chân 1 - 8 Các chân được ký hiệu Pl.0, P1.2,

có thể dung chủ giao tiếp với các thiết bị ngoài nếu cần Port 1 không có chức năng khác, vì vập chung chỉ được dùng cho giao tiếp với các thiết bị bên ngoài

Port 2: là 1 port có tác dụng kép trên các chân 21 - 28 được dùng như các

đường xuất nhập hoặc là byte cao của bus địa chỉ đối với các thiết bị dùng bộ nhớ mở rộng

Port 3: Port 3 là port có tác dụng kép trên các chân 10-17 Các chân của

port này có nhiều chức năng các công dụng chuyển đổi có liên hệ với các đặc tính đặc biệt của 89C51 như ở bảng sau:

P3.0 RXT Chân vào dữ liệu nôi tiếp

P3.1 TXD Chân xuất dữ liệu nôi tiếp

P3.2 INT0\ Chân vào ngắt 0

P3.3 INT1\ Chân vào ngắt 1

P3.4 T0 Chân vào của TIME/COUNTER 0

P3.5 T1 Chân vào của TIME/COUNTER 1

P3.6 WR\ Tín hiệu ghi dữ liệu lên bộ nhớ ngoài

P3.7 RD\ Tín hiệu đọc bộ nhớ dữ liệu ngoài

b Các ngõ tín hiệu điều khiển:

* Ngô tín hiệu PSEN (program store enable):

* PSEN là tín hiệu ngõ ra ở chân 29 có tác dụng cho phép đọc bộ nhớ chương trình mở rộng thường được nói đến chân 0E\ (output enable) của EPROM cho phép dọc các byte mã lệnh

* PSEN ở mục thấp trong thời gian Microcontroller 89C51 lấy lệnh Các

mã lệnh của chương trình được đọc từ EPROM qua bus dữ liệu và được chốt vào thanh ghi lệnh bên trong 89C51 để giai mã lệnh Khi 89C51 thi hành chương trình trong ROM nội PSEN sẽ ở mức logic 1

* Ngõ tín hiệu điêu khiển ALE (Address Latch Enable):

• Khi 89C51 truy xuất bộ nhớ bên ngoài, port 0 có chức năng là bus địa chỉ

và bus dữ liệu do đó phải tách các đường dữ liệu và địa chỉ Tín hiệu ra ALE ở chân thứ 30 dùng làm tín hiệu điều khiển để giải đa hợp các đường địa chỉ và dữ liệu khi kết nói chúng với IC chốt

• Tín hiệu ra ở chân ALE là một xung trong khoảng thời gian port 0 đóng vai trò là địa chỉ thấp nên chốt địa chỉ hoàn toàn tự động

* Ngữ tín hiệu là (External Acces):

Tín hiệu vào /EA ở chân 31 thường dược mắc lên nguồn Nếu ở mức 1, 89C51 thi hành chương trình từ ROM nội trong khoang địa chỉ thấp 8 Kbyte Nếu ở mức 0,89C51 sẽ thi hành chương trình từ bộ nhớ mở rộng Chân /EA

được lấy làm chân cấp nguồn 21V khi lập trình cho EPROM trong 89C51

* Ngõ tín hiệu RST (Reset): Ngõ vào RST ở chân 9 là ngõ vào Reset của S9C51

Khi ngõ vào tín hiệu này đưa lên cao ít nhất là 2 chu kỳ máy, các thanh ghi bên trong dược nập những giá trị thích hợp đề khởi động hệ thống Khi cấp điện mạch tự động Reset

* Các ngõ vào bộ giao động X1, X2:

Bộ dao động được tích hợp bên trong 89C51 , khi sử dụng 89C51 người thiết kế chỉ cần kết nôi thêm thạch anh và các tụ như hình vẽ trong sơ đồ Tần số thạch anh thường sư dụng cho 89C51 là 12 Mhz

* Chân 40 (Vcc) dược nổi lên nguồn 5V

1.1.3 CẤU TRÚC BÊN TRONG VI ĐIỀU KHIỂN

1.1.3.1 Tổ chức bộ nhớ

Bộ nhớ trên chíp Bộ nhớ bên ngoài

Hình 1.3 Sơ đồ bộ nhớ

RAM CÁC THANH CHỨC NĂNG ĐẶC BIỆT

- Bộ nhớ trong 89C51 bao gồm ROM và RAM RAM trong 89C51 bao gồm nhiều thành phần: phần lưu trữ da dụng phần lưu trữ địa chỉ hóa từng bit, các bank lhanh ghi và các thanh ghi chức năng đặc biệt

- 89C51 có bộ nhớ theo cấu trúc Harvard: có những vùng bộ nhớ riêng biệt cho chương trình và dữ liệu Chương trình và dữ liệu có thể chứa bên trong 89C51 nhưng 89C51 vẫn có thể kết nối với 64K byte bộ nhớ chương trình và 64K byte dữ liệu

Các đặc tính cần chú ý là:

¾ Các thanh ghi và các port xuất nhập đã được định vị (xác định) trong bộ nhớ và có thể truy xuất trực tiếp giống như các cơ sở địa chỉ bộ nhớ khác

¾ Ngăn xếp bên trong Ram nội nhỏ hơn so với Ram ngoại

¾ RAM bên trong 89C51 được phân chia như sau:

o Các banh thanh ghi có địa chỉ từ OOH đến IFH

o RAM địa chỉ hóa từng bit có địa chỉ từ 20H đến 2FH

Mọi địa chỉ trong vùng RAM đa dụng đều có thể truy xuất tự do dùng kiểu địa chỉ trực tiếp hoặc gián tiếp

b RAM có thể truy xuất từng bit:

- 89C51 chứa 210 bit dược địa chỉ hóa, trong đó có 128 bit có chứa các byte có chứa các địa chỉ từ 20F đến 2FH và các bit còn lại chứa trong nhóm thanh ghi có chức năng đặc biệt

- Ý tưởng truy xuất từng bit bằng phần mềm là các đặc tính mạnh của

microcontroller xử lý nhúng Các bit có thể được đặt, xóa, AND, OR, , với 1

lệnh đơn Da số các microcontroller xử lý đòi hỏi một chuỗi lệnh đọc - sửa - ghi

để đạt được mục đích tương tự Ngoài ra các port cũng có thể truy xuất được từng bit

- 128 bit truy xuất từng bit này cũng có thể truy xuất như các byte hoặc như các bit phụ thuộc vào lệnh được dùng

c Các bank thanh ghi:

- 32 byte thấp của bộ nhớ nội được dành cho các bank thanh ghi Bộ lệnh 89C51 hồ trợ 8 thanh ghi có tên là Ro đến R7 và theo mặc định sau khi reset hệ thống, các thanh ghi này có các địa chỉ từ OOH đến 07H

- Các lệnh dùng các thanh ghi Ro đến R7 sẽ ngắn hơn và nhanh hơn so với các lệnh có chức năng tương ứng dùng kiểu địa chỉ trực tiếp Các dữ liệu được dùng thường xuyên nên dùng một trong các thanh ghi này

- Do có 4 bank thanh ghi nên tại một thời điểm chỉ có một bank thanh ghi được truy xuất bởi các thanh ghi Ro đến R7 để chuyển đổi việc truy xuất các bank thanh ghi ta phải thay đổi các bit chọn bank trong thanh ghi trạng thái

1.1.3.2 Các thanh ghi có chức năng đặc biệt:

- Các thanh ghi nội của 89C51 được truy xuất ngầm định bởi bộ lệnh

- Các thanh ghi trong 89C51 được định dạng như một phần của RAM trên chíp vì vậy mỗi thanh ghi sẽ có một địa chỉ (ngoại trừ thanh ghi bộ đếm chương trình và thanh ghi lệnh vì các thanh ghi này không bị tác động trực tiếp) Cũng như Ro đến R7, 89C51 có 21 thanh ghi có chức năng đặc biệt (SFR: Special Function Register) ở vùng trên của RAM nội từ địa chỉ 80H đến FFH

* Chú ý: Tất cả 128 địa chỉ từ 80H đến FFH không được định nghĩa, chỉ có

21 thành ghi có chức năng đặc biệt được định nghĩa sẵn các địa chỉ

- Ngoại trừ thanh ghi A có thể dược truy xuất ngầm như đã nói, đa số các thanh ghi có chức năng đặc biệt SFR có thể địa chỉ hóa từng bit hoặc byte

Thanh ghi trạng thái chương trình (PSW: Program Status Word): ở địa

PSW.4 RS1 D4H Bit 1 chọn banh thanh ghi

PSW.3 RS0 D3H Bit 0 chọn banh thanh ghi

Chức năng tùng bit trạng thái chương trình:

+ Cờ Carry CY: Cờ nhớ có tác dụng kép Thông thường nó được dùng

cho các lệnh toán học: C = 1 nêu phép toán cộng có sự tràn hoặc phép trừ có mượn và ngược lại C = 0 nêu phép toán cộng không tràn và phép trừ không có mượn

+ Cờ Carry phụ AC: Khi cộng những giá trị BCD (Binary Code

Decimal), cờ nhớ phụ AC được sét nếu kết quả 4 bit thấp nằm trong phạm vi điều khiển 0AH ÷ 0FH Ngược lại AC = 0

+ Cờ 0 (Flag 0): Cờ 0 (F0) là 1 bit cờ đa dụng dùng cho các ứng dụng của

người dùng

+ Những bit chọn banh thanh ghi truy xuất: RSI và RSO quyết định dãy

thanh ghi tích cực Chúng được xóa sau khi reset hệ thống và được thay đổi bởi phần mềm khi cần thiết

Tùa theo RS1, RS0 = 00, 01, 10, 11 sẽ được chọn Bank tích cực tương ứng

là Bank 0, Bank 1, Bank 2, Bank 3

+ Cờ tràn OV: Cờ tràn được sét sau một hoạt động cộng hoặc trừ nếu có

sự tràn toán học Khi các số có dấu được cộng hoặc trừ với nhau, phần mềm có thể kiểm tra bit này để xác định xem kết quả có nằm trong tầm xác định không Khi các số không có dấu dược cộng bit OV được bỏ qua Các kết quả lớn hơn

+127 hoặc nhỏ hơn - 128 thì bit OV = 1

+ Bit Parity (P): Bit tự động được set hay Clear ở mỗi chu kỳ máy để lập

Parity chẵn với thanh ghi A Sự đếm các bit 1 trong thanh ghi A cộng với bit Parity luôn luôn chẵn Ví dụ A chứa 10101101B thì bit P set lên một để tổng số bit 1 trong A và P tạo thành số chẵn

Bit parity thường được dùng trong sự kết hợp với những thủ tục của Port nối tiếp để tạo ra bit Parity trước khi phát đi hoặc kiểm tra bit Parity sau khi thu

+ Thanh ghi B: Thanh ghi B ở địa chỉ F0H được dùng cùng với thanh ghi

A cho các phép toán nhân chia Lệnh MULAB ⇐ lấy A chia B, kết quả nguyên

đặt vào A, số dư đặt vào B Thanh ghi B có thể được dùng như một thanh ghi đệm trung gian đa mục đích Nó là nhưng bit định vị thông qua những địa chỉ từ F0H ÷ F7H

+ Con trỏ Ngăn xếp SP (Stack Pointer): Con trỏ ngăn xếp là một thanh

ghi 8 bit ở địa chỉ 81H Nó chứa địa chỉ của byte dữ liệu hiện hành trên đỉnh ngăn xếp Các lệnh đèn ngăn xếp bao gồm các lệnh cất dữ liệu vào ngăn xếp

(PUSH) và lấy dữ liệu ra khỏi ngăn xếp (POP) lệnh cất dữ liệu vào ngăn xếp sẽ làm tăng SP trước khi ghi dữ liệu và lệnh lấy ra khỏi ngăn xếp sẽ làm giảm SP Ngăn xếp của 8031/8051 được giữ trong RAM nội và giới hạn các địa chỉ có thể

truy xuất bằng địa chỉ gián tiếp, chúng là 128 byte dầu của 89C51

- Để khởi động SP với ngăn xếp bắt đầu tại địa chỉ 60H, các lệnh sau đây được dùng: MOV SP, # 5F

- Với lệnh trên thì ngăn xếp của 89C51 chỉ có 32 byte vì địa chỉ cao nhất của RAM trên chíp là 7FH Sở dĩ giá trị 5FH được nạp vào SP vì SP tăng lên 60H trước khi cắt byte dữ liệu

- Khi Reset 89C51 , SP sẽ mang giá trị mặc định là 07H và dữ liệu đầu tiên

sẽ dược cất vào ô nhớ ngăn xếp có địa chỉ 08H Nếu phần mềm ứng dụng không khởi động Sl' một giá trị mới thì banh thanh ghi 1 có thề cả 2 và 3 sẽ không dùng được vì ùng làm nó ' dự dược dùng làm ngăn xếp Ngăn xếp được truy xuất trục tiếp bằng các lệnh lít Sl 1 và góp để lưu trữ tạm thời và lấy lại dữ liệu hoặc truy xuất ngầm bằng lệnh gọi chương trình con (ACALL, LCALL) và các lệnh trở về (RET, RETI) để lưu trữ giá trị cua bộ đếm chương trình khi bắt đầu thực hiện chương trình con và lấy lại khi kết thúc chương trình con

+ Con trỏ dữ liệu DPTR (Data Pointer): Con trỏ dữ liệu (DPTR) được

dùng để truy xuất bộ nhớ ngoài là một thanh ghi 16 bit ở địa chỉ 82H (DPL: byte thấp) và 83H (DPH: byte cao) Ba lệnh sau sẽ ghi 55H vào RAM ngoài ở địa chỉ 1000H:

+ Các thanh ghi Port (Port Register): Các Port của 89C51 bao gồm Port

0 ở địa chỉ 80H Port 1 ở địa chỉ 90H, Port 2 ở địa chỉ A0H và Port 3 ở địa chỉ B0H Tất cả các port này đều có thề truy xuất từng bit nên rất thuận tiện trong khả năng giao tiếp

+ Các thanh ghi Timer (Timer Register): 89C51 có chứa hai bộ định

thời/ bộ dấm 16 bít được dùng cho việc định thời được đếm sự kiện Timer 0 ở

địa chỉ 8AH ( TL0 byte thấp) và 8CH (TH0: byte cao) Timer 1 ở địa chỉ 8BH (TL1: byte thấp) và 8DH (TH1: byte cao) Việc khởi động Timer được SET bởi Timer Mode (TMOD) ở địa chỉ 89H và thanh ghi điều khiển Timer (TCON) ở địa chỉ 88H Chỉ có TCON được địa chỉ hóa từng bit

+ Các thanh ghi Port nối tiếp (Serial Port Register): 89C51 chứa một

Port nối tiếp cho việc trao đổi thông tin với các thiết bị nối tiếp như máy tính, modem hoặc giao tiếp nối tiếp với các lễ khác Một thanh ghi đệm dữ liệu nối tiếp (SBUF) ở địa chỉ 99H sẽ dữ cả hai dữ liệu truyền và dữ liệu nhập Khi truyền dữ liệu ghi tên SBUF, khi nhận dữ liệu thì đọc SBUF Các mode vận khác nhau được lập trình qua thanh ghi điều khiển port nối tiếp (SCONI được địa chỉ hóa từng bit ở địa chỉ 98H

+ Các thanh ghi ngắt (lnterrupt Register): 89C51 có cấu trúc 5 nguồn

ngắt, 2 mức ưu tiên Các ngắt bị cấm sau khi bị reset hệ thống và sẽ được cho phép bằng việc khi thanh ghi cho phép ngắt (IE) ở địa chỉ A8H Cả hai được địa chỉ hóa từng bit

+ Thanh ghi điều khiển nguồn PCON (Power Control Register): Thanh

ghi PCON không có bit định vị Nó ở địa chỉ 87H chứa nhiều bộ điều khiển Thanh ghi PCON được tóm tắt như sau:

¾ Bit 7 (SMOD): Bit có tốc độ Baud ở mode 1, 2, 3 ở Port nối tiếp khi set

¾ Bit 6, 5, 4: Không có địa chỉ

¾ Bit 3 (GF1): Bit cờ đa năng 1

¾ Bít 2 (GF0): Bit cờ đa năng 2

¾ Bit 1 (PD): Set để khởi động mode Power Down và thoát để resel

¾ Bit 0 (IDL): Set để khởi động mode Idle và thoát khi ngắt mạch hoặc reset Các bộ điều khiển Power Down và Idle có tác dụng chính trong tất cả các

IC họ MSC - 51 nhưng chỉ được thi hành trong sự biên dịch của CMOS

1.1.3.3 Bộ nhớ ngoài (External memory):

¾ 89C51 có khả năng mở rộng bộ nhớ tên đen 64K byte bộ nhớ chương trình và 64K bytc bộ nhớ dữ liệu ngoài Pa đó có thể dùng thêm RAM vã ROM nêu cần

¾ Bộ nhớ dữ liệu ngoài là một bộ nhớ EM được đọc hoặc ghi khi được cho phép của tín hiệu RD\ và WR Hai tín rượu này nải ờ chân P3.7 (RĐ) và P3.6 (WR)

Khi chưa cấp nguồn điện áp trên tụ bằng OV, nên khi vừa cấp điện tụ nạp

từ OV -> Vcc do đó khi cấp điện thì điện áp đưa vào chân Reset là Vcc, nên mạch tự động hệ thống

• Reset bằng tay:

Hình 1.7 Reset bằng tay

- Thường trong hệ thống rất cần động tác Reset khi mạch đang hoạt động,

do đó chỉ có mạch Reset khi vừa bật máy là chưa đủ Việc thiết kế mạch Reset bằng tay rất dân giản chỉ việc thêm vào mạch Reset tự động một SW và điện trở như hình Nguyên 1 mạch giông như mạch Reset tự động

- Trạng thái của tất cả các thanh ghi trong 89C51 sau khi reset hệ thống:

Thanh ghi Nôi dung

1.1.4 HOẠT ĐỘNG TIMER CỦA 89C51

1.1.4.1 Giới thiệu

- Bộ định thời của Timer là một chuỗi các Flip Flop được chia làm 2, nó nhận tín hiệu vào là một nguồn xung clock, xung clock được đưa vào Flip Flop thứ nhất là xung clock của Flip Flop thứ hai thà nó cũng chia tần số.clock này cho 2 và cứ tiếp tục

- Vì mỗi tầng kế tiếp chia cho 2, nên Timer n tầng phải chia tần số clock ngõ vào cho 2n Ngõ ra của tầng cuối cùng là clock của Flip Flop tràn Timer hoặc cờ mà nó kiểm tra bởi phần mềm hoặc sinh ra ngắt Giá trị nhị phân trong các FF của bộ Timer có thể được nghỉ như đếm xung clock hoặc các sự kiện quan trọng

Ví dụ: Timer 16 bit có thế đếm đến từ FFFFH sang 0000H

- Hoạt động của Timer đơn giản 3 bít được minh họa như sau:

Hình 1.8 Biểu đồ thời gian

- Các Timer được ứng dụng thực tế cho các hoạt động định hướng, 89C5 1

có 2 bộ Timer 16 bit mỗi Timer có 4 mode hoạt động Các Timer dùng để đếm giờ, đếm các sự kiện cần thiết và sự sinh ra tốc độ của tốc độ Baud cho Port nối tiếp

- Mỗi sự định thời là một Timer 16 bit, do đó tầng cuối cùng là tầng thứ 16

sẽ chia tần số clock vào cho 216 = 65536

- Trong các ứng dụng định thời một Timer được lập trình để tràn ở một khoảng thời gian đều đặn và được sét cờ tràn Timer Cờ được dùng để đồng bộ chương trình để thực hiện một hoạt động như việc đưa tới 1 tầng các ngõ vào hoặc gửi dữ liệu đếm ngõ ra Các ứng dụng khác có sử dụng việc ghi giờ đều của Timer để đo thời gian đã trôi qua hai trạng trái (ví dụ đo độ rộng xung) Việc đếm một sự kiện được dùng để ác định sô lân xuất hiện của sự kiện đó, tức thời gian trôi qua giữa các sự kiện

- Các Timer của 89C51 được truy xuất bởi việc dùng 6 thanh ghi chức năng đặc biệt như sau:

1.1.4.2 Thanh ghi điều khiển Timer TCON:

Thanh ghi điều khiển bao gồm các bit trạng thái và các bộ điều khiển bởi Timer 0 và Timer 1 Thanh ghi TCON có bit định vị Hoạt động của từng bít được tóm tắt như sau:

Bit Symbol Bit Address Description

Cờ tràn Timer 1 được sét bởi phân cứng

ở sự tràn, được xóa bởi phần mềm hoặc bởi phần cứng khi các vectơ xử lý đến thủ tục phục vụ ngắt ISR

Bit điêu khiên chạy Timer 1 được sét hoặc xóa bơi phần mềm để chạy hoặc ngưng chạy Timer

TCON.5 TF0 8DH Cờ tràn Timer 0 (hoạt động tương tự TCON.4 TR0 8CH Bit điêu khiên chạy Timer 0 (giông TR1)

Cờ kiểu ngắt 1 ngoài Khi cạnh xuống xuất hiện trên INTI thì IEI được xóa bởi phần mềm hoặc phần cứng khi CPU định hướng đến thủ tục phục vụ ngắt ngoài

Cờ kiểu ngắt 1 ngoài được sét hoặc xóa băng phân mềm bồi cạnh kích hoạt bởi

sự nghi TCON.1 IE0 89H Cờ cạnh ngắt 0 ngoài

TCON.0 IT0 88H Cờ kiêu ngắt 0 ngoài

1.1.4.3 Thanh ghi mode Timer (TMOD):

Thành ghi TMOD gồm hai nhóm 4 bit là: 4 bit thấp đặt mode hoạt động cho Timer 0 và 1 bit cao đặt modc hoạt động cho Timer 1.8 bit của thanh ghi TMOD được tóm tắt như sau:

Bit Name Time Description

7 GATE 1 Khi (JATE = 1, Timer chỉ làm việc khi INTI : 1

Bit cho đêm sự kiện hay ghi giờ C/T = 1 : Đêm sự kiện

1 C/T = 0: Ghi giờ đều đạn

5 M1 1 Bit chọn mode của Timer 1

4 M0 1 Bit chọn mode của Timer 1

3 GATE 0 Bit công của Timer 0

2 C/T 0 Bit chọn Counter/ Timer của Timer 0

1 M1 0 Bit chọn mode của Timer 0

0 M0 0 Bit chôn mode của Timer 0

** Với hai bit M0 và M1 của TMOD để chọn mode cho Timer 0 hoặc

Timer 1

0 0 0 Mode Timer 13 bit (mode 8048)

0 1 1 Mode Timer 16 bit

1 0 2 Mode tự động nạp 8 bit

Mode Timer tách ra:

Timer 0: TL0 là Timer 8 bit được điều khiển bởi các bit của Timer 0 TH0 tương tự nhưng được

điều khiển bởi các bit của mode Timer 1

Timer 1 : Được ngừng lai

TMOD không có bit định vị nó thường được LOAD một lần bởi phân mềm ở đầu chương trình để khởi động mode Timer Sau đó sự định giờ có thể dừng lại và được khởi động lại như thế bởi sự truy xuất các thanh ghi chức năng đặc biệt của Timer

1.1.4.4 Các mode và cờ tràn

- 89C51 có 2 Timer và Timer 0 và Timer 1 Ta dùng ký hiệu TLx và Thx

để chỉ 2 thanh ghi byte thấp và byte cao của Timer 0 hoặc Timer 1

Mode Timer 13 bit (MODE 0):

Hình 1.10 Sơ đồ mode 0

- Mode 0 là mode Timer 13 bit, trong đó byte cao của Timer (THx) được

đặt thấp và 5 bit trọng số thấp nhất của byte thấp Timer (TLx) đặt cao để hợp

thành Timer 13 bit, 3 bit cao của TLx không dùng

Mode Timer 16 bit (MODE l):

Hình 1.11 Sơ đồ mode 1

Mode 1 là mode Timer 16 bit, tương tự như mode 0 ngoại trừ Timer này hoạt động như một Timer đầy đủ 16 bit, xung clock được dùng với sự kết hợp các thanh ghi cao và thấp (TLx, THx) Khi xung clock được nhận vào, bộ đếm Timer tăng lên 00001 là 0001H, 0002H, , và một sự tràn sẽ xuất hiện khi có sự chuyển trên bộ đếm Timer từ FFFH sang 0000H và sẽ set cờ tràn Timer, sau đó Timer đếm tiếp

- Cờ tràn là bit TFX trong thanh ghi TCON mà nó sẽ được đọc hoặc ghi bởi phần mềm

- Bit có trọng số lớn nhất (MSB) của giá trị trong thanh ghi Timer là bit 7 của THx và bit có trọng sô thấp nhất (LSB) và bit 0 của TLx

- Các thanh ghi Timer

Mode tự động nạp 8 bit (MODE 2):

vì các sự tràn xuất hiện cụ lúc mà mỗi lúc nghỉ thanh ghi TMOD và THx được khởi động

Mode Timer tách ra (MODE 3):

Hình 1.13 Sơ đồ Mode 3

- Mode 3 là mode Timer tách ra và là sự khác biệt cho mỗi Timer

- Timer 0 ở mode 3 được chia là 2 timer 8 bit TL0 và TH0 hoạt động như những Timer riêng lẻ với sự tràn sẽ set các bit TL0 và TF1 tương ứng

- Timer 1 bị dừng lại ở mode 3, nhưng có thể được khởi động bởi việc ngắt

nó vào một trong các mode khác Chỉ có nhược điểm là cờ tràn TF1 của Timer 1 không bị ảnh hưởng bồ các sự tràn của Timer 1 bởi vì TF1 được nối với TH0

- Khi timer 0 ở chế độ 3, timer 1 vẫn có thể sử dụng bởi port nối tiếp như tạo tốc đô baud (vì nó không còn được nối với TF1)

1.1.4.5 Các nguồn xung clock (CLOCK SOURCES):

Có hai nguồn xung clock có thể đếm giờ là sự định giờ bên trong và sự đếm sự kiện bên ngoài Bit C/T trong TMOD cho phép chọn 1 trong 2 khi Timer được khởi động

Hình 1.14 Nguồn cấp xung nhịp

Sự đếm các sự kiện (Event Counting):

- Nêu bit C/T = 1 thì bộ Timer được ghi giờ từ nguồn bên ngoài trong nhiều

ứng dụng nguồn bên ngoài này cung cấp 1 sự định giờ với 1 xung trên sự xảy ra của sự kiện Sự định giờ là sự đếm sự kiện Con số sự kiện được xác định trong phần mềm bởi việc đọc các thanh ghi Timer TLx/THx, bởi vì giá trị 16 bộ trong các thanh này tăng lên cho mỗi sự kiện

- Nguồn xung clock bên ngoài đưa vào chân P3.4 là ngõ nhập của xung clock bởi Timer 0 (T0) và P3.5 là ngõ nhập của xung clock bởi Timer 1 (T1)

- Trong các ứng dụng đếm các thanh ghi Timer được tăng trong đáp ứng của sự chuyển trạng thái từ 1 sang 0 ở ngõ nhập Tx

1.1.4.6 Sự bắt đầu, dừng và điều khiển các timer:

- Bit TRx trong thanh ghi có bit định vị TCON được điều khiển bởi phần mềm để bắt dầu hoặc kết thúc các Timer Để bắt đầu các Timer ta set bit TRx và

Hình 1.15 Thời gian hoạt động của mode 1

1.1.4.7 Sự khởi động và truy xuất các thanh ghi timer:

- Các Timer được khởi động 1 lần ở đầu chương trình để đặt mode hoạt động cho chúng Sau đó trong chương trình các Timer được bắt đầu, được xóa,

các thanh ghi Timer được đọc và cập nhật theo yêu cầu của từng ứng dụng cụ

thể

- TMOD là thanh ghi đầu tiên dược khởi tạo, bởi vì đặt mode hoạt động cho các i,nét Ví dụ khởi động cho Timer 1 hoạt động ở mode 1 (mode Timer 16 bia và được ghi giờ bằng dao động trên Chíp ta dùng lệnh: MOV TMOD, # 00001000B

- Trong lệnh này M1 = 0, M0 = 1 để vào mode 1 và C/T = 0, GATE = 0 để cho phép ghi giờ bên trong đồng thời xóa các bit mode của Timer 0 Sau lệnh trên Timer vần chưa đếm giờ, nó chỉ bắt đầu đếm giờ khi set bit điều khiển chạy TR1 của nó

- Nếu ta không khởi gán giá trị đầu cho các thanh ghi TLx/THx thì Timer

sẽ bắt đầu đếm từ 0000H lên và khi tràn từ FFFFH sang 0000H nó sẽ bắt đầu

tràn TFx rồi tiếp tục đếm từ 0000H lên tiếp

- Ta có thê lập trình chờ sau mỗi lần tràn ta sẽ xóa cờ TFx và quay vòng lặp khởi gán cho Tlx/Thx để Timer luôn luôn bắt dầu đếm từ giá trị khởi gán lên theo ý ta mong muốn

- Đặc biệt những sự khởi gán nhỏ hơn 256 μs, ta sẽ gọi mode Timer tự động nạp 8 bit của mode 2 Sau khi khởi gán giá trị đầu vào THx, khi set bit TRx thì Timer sẽ bắt đầu đếm giá trị khởi gán và khi tràn từ FFH sang OOH trong TLx, cờ TFx tự động dược set đồng thời giá trị khởi gán mà ta khởi gán

cho Thx được nạp tự động vào TLx và Timer lại được đếm từ giá trị khởi gán này lên Nói cách khác, sau mỗi tràn ta không cần khi gán lại cho các thanh ghi Timer mà chúng vẫn đếm được lại từ giá trị ban đầu

1.1.5 CỔNG NỐI TIẾP

1.1.5.1 Giới thiệu:

+ 89C51 có 1 port nối tiếp, có thể hoạt động theo nhiều chế độ

+ Chức năng chính của port nối tiếp là:

- Chuyển đổi từ song song sang nối tiếp đối với dữ liệu xuất và ngược lại đối với dữ liệu nhập, truy cập phần cứng với port nối tiếp thông qua port 3: p3.0

đó là SBUF chỉ cho ghi và SBUF chỉ cho đọc

Hình 1.16 Sơ đồ khối port nối tiếp

- Thanh ghi SCON ở địa chỉ 98H được địa hóa theo từng bit: chứa các bit trạng thái và các bộ điều khiển Các bit trạng thái được kiểm tra trong phần mềm hoặc được lập trình đê tạo ngắt

- Tần số hoạt động của port nối tiếp hay tốc độ baud có thể cố định (mạch dao động trong 89C51) hoặc thay đối được (timer 1 cung cấp xung nhịp, và phải được lập trình tương ứng (trong timer 2 cửa 89C52/80C52 có thể cung cấp xung nhịp)

1.1.5.2 Thanh ghi port nốt tiếp:

Chế độ hoạt động của port nối tiếp được đặt bằng các thanh ghi Sau đây là bảng tóm tắt của thanh ghi SCON:

SCON.7 SM0 Bit 0 của chê độ port nôi tiếp

SCON.6 SM1 9Ell Bit 1 của chê độ port nôi tiếp

SCON.5

SM2 9DH Bit 2 của chê độ port nôi tiếp Cho phép

truyền thông đa Xử lý trong chế độ 2 và 3; nếu bit thu là 0 thì Rl không bị tác động SCON.4 REN 9CH Cho phép bộ thu khi nó được đặt lên 1

SCON.3 TB8 9BH Bit thứ 9 trong quá trình phát trong chế độ

2 và 3; được đặt và xóa băng phần mềm

SCON.2 RB8 9AH Bit thứ 9 thu được

SCON.1 T1 99H Cờ ngắt phát, đặt lên 1 khi kết thúc phát ký

tự; được xóa băng phân mềm

SCON.0 R1 98H Cờ ngồi thu đặt lên 1 khi kết thúc thu ký tự

và dược xóa băng phân mềm

Các chế độ port nối tiếp:

0 0 0 Thanh ghi dịch Cố định (Fosc/12)

0 1 1 UART 8 bit Thay đổi (đặt băng timer 1)

1 0 2 UART 9 bit Cố định (Fosc/12 hoặc 64)

1 1 3 UART 9 bit Thay đôi (đặt băng timer l)Trước khi sử dụng port nối tiếp ta phái khởi tạo SCON đúng chế độ ta mong muốn như đa được quy định như trên

1.1.5.3 Các chế độ hoạt động

Port nối tiếp có 4 chế độ hoạt động Trong đó có 3 chế độ truyền thông bất đồng bộ Với 1 ký tự được phát hoặc thu đều được đóng khung bằng bit start và kết thúc bằng 1 bit stop Chế độ còn lại hoạt động như 1 thanh ghi dịch đơn giản

a Thanh ghi dịch 8 bit (chế độ 0):

Chế độ này được chọn khi SM0 = 0 và SM1 = 0 Dữ liệu vào ra ở chân RXD, còn TXD xuất xung nhịp dịch Bit đầu tiên của thu hoặc phát là LSB Tốc

độ cố định 1/12 của dao động trên chíp

Việc phát đi dược khởi động bằng bất cứ lệnh nào ghi dữ liệu vào SBUF

Dữ liệu được dịch ra ngoài trên đường RXD (P3.0) với các xung nhịp được gửi

ra từ chân TXD (P3.1) Mỗi bit phát đi hợp lệ trong 1 chu kỳ máy

Việc thu bit REN = 1 và RI = 0 Khi RI bị xóa, các xung nhịp được đưa ra dưỡng TXD, bắt đầu chu kì máy kế tiếp, và dữ liệu theo xung ra chân RXD Lấy xung nhịp cho dữ liệu vào port nối tiếp xảy ra ở cạnh dương của TXD

b UART 8 bit với tốc độ baud thay đổi được (chế độ 1):

UART (universal Asynchronous receiver/transmitter: bộ phát thu bất đồng

bộ vạn năng) với chức năng thu/ phát nối tiếp Với mỗi ký tự dữ liệu đi trước là bit start ở mức thấp và theo sau là bit stop ở mức cao Có hoặc không bit kiểm tra chẵn lẻ parity

Ở chế độ này 10 bít được phát trên TXD hoặc thu trên RXD Với hoạt động thu, bit stop dược đưa vào RB8 trong SCON Trong 8051/8031 chế độ baud được đặt bằng tốc độ báo tràn của timer 1

Tạo xung nhịp và đồng bộ các thanh ghi dịch trong chế độ 1, 2, 3 được thiết lập bằng bộ đếm 4 bit chia cho 16 ngõ ra là xung nhịp tốc độ baud, ngõ vào được chọn bằng phân mềm

Truyền dữ liệu được khởi động bằng cách ghi vào SBUF Cờ ngắt TI = 1 khi xuất hiện bit stop trên chân TXD

Thu dữ liệu bằng 1 chuyển trạng thái từ 1 xuống 0 trên chân RXD Luồng bit đến được lây mẫu giữ 16 lần điếm Giả sử đã phát hiện bit start hợp lệ, thì tiếp tục thu kí tự Sau khi thu xong thì:

Bit thứ 9 (bit stop) được chốt vào RB8 trong SCON

SBUF được nạp 8 bit dữ liệu

Cờ Rl đặt lên 1

c UART 9 bit với tốc độ baud cố định (chế độ 2):

Khi SM 1 = 1, SM0 = 0, lúc này 11 bít được phát hoặc thu: 1 bit sưu, 8 bộ

dữ liệu bit thứ 9 có thể lập trình được và 1 bit stop

Khi phát bit thứ 9 là bit đưa vào TB8 trong SCON

Khi thu bit thứ 9 sẽ ở trong RB8

Tốc độ baud là l/32 hoặc 1/64 tần số dao động trên chíp tùy theo bit SMOD

d UART 9 bit tốc độ baud thay đối được (chế độ 3):

- Chế độ này giống chế độ 2 ngoại trừ tốc độ baud có thể thay đổi được bằng timer1

Tốc độ baud của port nối tiếp:

Tốc độ bị ảnh hưởng bởi 1 bit trong thanh ghi điều khiển nguồn cung cấp (PCON) đó là SMOD = 1 thì tốc độ baud trong chế độ 1, 2, 3 sẽ gấp đôi

- Chế độ 0,2 có tốc độ cố định:

Chệ độ 0: bằng tần số dao động trên chíp chia cho 12

Chế độ 2: bằng tần số dao động trên chíp chia 32 hoặc 64 tùy vào SMOD SMOD =0: chia 64

SMOD = 1: chia 32

Sau khi reset thì chia 64

- Chế độ 1 và 3: Tần số dựa vào thời gian tràn của timer 1

Vì PCON không được địa chỉ theo bit, nên để đặt bit SMOD lên 1 thì ta có thể làm như sau:

MOV A PCON; lấy giá trị hiện thời của PCON

SETB ACC.7; đặt lên 1

MOV PCON, A; nạp ngược lại

Những chú ý khi sử dụng timer 1 làm xung nhịp tốc độ baud ở chế độ 1

Thông qua thanh ghi IE (interrupt enable) ở địa chỉ A8H

Bit Ký hiệu Địa chỉ bit Mô tả (1: cho phép, 0: cấm)

1.1.6.1 Ưu tiên ngắt:

Lập trình thông qua thanh ghi chức năng đặc biệt địa chỉ bit IP (interrupt priority) ở địa chỉ B8H

Bảng tóm tắt thanh ghi IP

Bit Ký hiệu Địa chỉ bit Mô tả (1: mức cao hơn, 0: mức thấp hơn)

IP.5 PT2 BDH Uu tiên ngắt timer (8052)

IP.4 PS BCH Ưu tiên ngắt port nôi tiếp

IP.3 PT1 BBH Ưu tiên ngắt timer 1

IP.2 PX1 BAH Ưu tiên ngắt ngoài 1

IP.1 PT0 B9H Ưu tiên ngắt timer 0

IP.0 PX0 B8H Ưu tiên ngắt ngoài 0

Các chương trình được cấu tạo từ nhiều lệnh chúng được xây dựng logic,

sự nối tiếp của các lệnh được nghe ra một cách hiệu quả và nhanh

Tập lệnh họ MSC - 51 được sự kiểm tra của các mode định vị và các lệnh của chúng có các Opcode 8 bit Điều này cung cấp khả năng 28 = 256 lệnh được

thi hành Vì lệnh có 1 hoặc 2 byte bởi dữ liệu hoặc địa chỉ thêm vào Opcode

Trong toàn bộ các lệnh có 139 lệnh 1 byte, 92 lệnh 2 byte và 24 lệnh 3 byte

1.1.7.1 Các chế độ định vị địa chỉ (addressing mode):

Các mode định vị là một bộ phận thống nhất của tập lệnh Chúng cho phép

định rõ nguồn hoặc nơi gửi tới của dữ liệu ở các đường khác nhau tùy thuộc vào trạng thái của người lập trình 89C51 có 8 mode định vị được dùng như sau:

MOV A, #data (A) ← #data

MOV Rn, #data (Rn) ← #dataMOV direct, Rn (direct) ← (Rn)MOV direct, @Ri (direct) ← ((Ri))MOV direct, #data (direct) ← #data

MOV @ Ri, direct ((Ri)) ← (direct)MOV @Ri, #data ((Ri)) ← (data)

MOVX @Ri, A ((Ri)) ← (A)MOVX @dprt, A ((dptr) ← (A)PUSH direct (SP) ← (SP) + 1

POP direct (direct) ← ((SP))

(SP) ← (SP) - 1XCH A, Rn (direct) ↔ (Rn)XCH A, direct (A) ↔ (direct)

XCHA, @Ri (A) ↔ ((Ri))XCHD A, @Ri (A3 - 0) ↔ ((Ri3 - 0))

b Nhóm lệnh toán học:

ADD A, Rn (A) ← (A) + (Rn)

ADD A, direct (A) ← (A) + (direct)

ADD A, @Ri (A) ← (A) + ((Ri))

ADD A, #data (A) ← (A) + #data

SUBB A, Rn (A) ← (A) - (Rn) - (C) SUBB A, direct (A) ← (A) - (direct) - (C) SUBB A, @Ri (A) ← (A) - ((Ri)) - (C) SUBB A, #data (A) ← (A) - #data - (C)

DEC direct (direct) ← (direct) - 1

DEC @Ri ((Ri)) ← ((Ri)) - 1

ORL A, Rn (A) ← (A) OR (Rn)ORL A, direct (A) ← (A) OR (direct)ORL A, @Ri (A) ← (A) OR ((Ri))ORL A, #data (A) ← (A) OR #dataORL direct, A (direct) ← (direct) OR (A) ORL direct, #data (direct) ← (direct) OR #data XRL A, Rn (A) ← (A) XOR (Rn)

XRL A, direct (A) ← (A) XOR (direct) XRL A, @Ri (A) ← (A) XOR ((Ri))XRL direct, A (direct) ← (direct) XOR (A)

IF (A) ≠ 0 then (PC) ← (PC) + rel

IF (C) = 0 then (PC) ← (PC) + rel

IF (C) ≠ 0 then (PC) ← (PC) + rel

IF (bit) = 0 then (PC) ← (PC) + rel

IF (bit) ≠ 0 then (PC) ← (PC) + rel

IF (bit) = 0 then (bit) ← 0 (PC) ← (PC) + rel

IF (direct) < (A) then (C) ← 0 and

(PC) ← (PC) + rel

IF (direct) > A then (C) ← 1 and

(PC) ← (PC) + rel

IF ≠data < (A) then (C) ← 0 and

(PC) ← (PC) + rel

IF ≠data > A then (C) ← 1 and (PC) ← (PC) + rel

(Rn) ← (Rn) - 1

IF (Ri) ≠ 0 then

(PC) ← (PC) + rel

(direct) ← (direct) - 1

IF (direct) ≠ 0 then (PC) ← (PC) + rel

ANLC, / bit (bit) ← (C) AND (bit)

ORL C, bit (C) ← (C) oR (bit)

ORL C, / bit (bit) ← (C) OR (bit)

1.2 VI ĐIỀU KHIỂN AT89C55

1.2.1 Đặc trưng

• Tương thích với những sản phẩm MCS®-51

• Bộ nhớ 1 lash 20K Bytes có thể lập trình

• Khả năng; 1000 chu trình ghi / xóa

• Dải điện áp hoạt động : 4V đến 5.5V

• Dải tần số hoạt động: 0 HZ - 33 MHZ

• Bà mức khóa bộ nhớ chương trình

• RAM tích hợp 256x8 bit

• 32 đường điều khiển vào / ra có thể lập trình được

• Ba bộ định thời/bộ đếm 16 bit

• 8 nguồn ngắt

• Vào ra nối tiếp có thể lập trình

• Chế độ nguồn thấp Idle và chế độ nguồn giảm

• Phục hồi ngắt từ chế độ nguồn giảm

• Bộ định thời bảo vệ phần cứng (Watchdog)

1.2.2 Phần mô tả

AT89C55WD là một vi điều khiển 8bit CMOS có công suất nguồn tiêu thụ thấp, hiệu suất cao Với 20K byte Flash ROM lập trình được và 256 byte RAM Thiết bị được sản xuất sử dụng công nghệ bộ nhớ không mất nội dung có độ tích hợp cao của Atmel và tương thích với tập lệnh và các chân ra của tiêu chuẩn công nghiệp 80C51 và 80C52 Flast trên chíp này cho phép bộ nhớ chương trình được người dùng chương trình hóa bằng lập trình bộ nhớ không mất nội dung quy ước Bằng việc kết hợp một CPU linh hoạt 8- bít với Flash trên một chíp đơn thể, Atmel AT89C55WD là một máy vi tính mạnh cung cấp một giải pháp

có hiệu quả về chi phí và rất linh hoạt dối với nhiều ứng dụng diều khiển nhúng AT89C55WD có các đặc trưng chuẩn sau đây: 20 K byte Flash, 256 byte RAM, 32 đường nhập/xuất, ba bộ định thời/bộ đếm 16-bit, sáu vectơ, cấu trúc ngắt hai mức, một cổng nối tiếp song công hoàn toàn (full-duplex serial), mạch dao động và tạo xung clock trên chíp Ngoài ra, AT89C55WD được thiết kế với lôgic anh cho hoạt đông có tần số giảm xuống 0 và hỗ trợ hai chế độ tiết kiệm năng lượng được lựa chọn bằng phần mềm Chế độ nghỉ dừng CPU trong khi vẫn cho phép RAM, các thiết bị định thời/đếm, cổng nối tiếp và hệ thống ngắt tiếp tục hoạt động Chế độ nguồn giảm duy trì nội dung của RAM nhưng không cho mạch dao động cung cấp xung clock nhằm vô hiệu hóa các hoạt động khác của chíp cho đến khi có Reset cứng tiếp theo

Sơ đồ khối

Hình 1.17 Cấu trúc bên trong AT89C55WD

Hình 1.18 Sơ đồ chân AT89C55WD

Mô tả các chân

Port 1

Port 1 là một port nhập/xuất 8- bit hai chiều có các điện trở kẻo lên bên trong Khi các logic 1 được ghi lên các chân của port 1, các chân này được kéo lên mức cao bởi điện trở kéo lên bên trong và có thể được sử dụng như là các ngõ vào Khi làm nhiệm vụ phu nhập các chân của port 1 đang được kéo xuống mức thấp do tác động bên ngoài sẽ cấp dòng cho các điện trở kéo lên bên trong

Ngoài ra, P1 0 và P1 1 có thể được định cấu hình để là đầu vào đếm ngoài

(P1.0/ T2) là của bộ định thời/đếm 2 và đâu vào trigger ( P1.1/T2EX) của bộ định thời/đếm 2, theo thứ tự cho trong bảng sau:

Part Pin Alternate Functions

P1.0 T2 (external count input to Timer/Counter 2), clock-out

P1.1 T2EX (Timer/Counter 2 capture/reload trigger and direction control)Porl 1 cũng nhận byte địa chỉ thấp trong thời gian lập trình cho Flash và kiểm tra chương trình

RST: Ngõ vào reset Mức cao trên chân này trong 2 chu kỳ máy trong khi

bộ dao động hoạt động sẽ reset AT89C55WD Chân này điều khiển mức cao cho

98 chu kỳ dao động sau khi Watchdog hết giờ Bit DISRTO trong SFR AUXR (địa chỉ 8 EH) có thể được dùng để vô hiệu hóa đặc tính này Trong trạng thái mặc định của bit DISRTO, RESET HIGHT ở ngoài đặc tính được cho phép

XTAL1: Ngõ vào đến mạch khuếch đại đảo của mạch dao động và ngõ vào

đến mạch tạo xung clock bên trong chíp

XTAL2: Ngõ ra từ mạch khuếch đại đảo của mạch dao động

Những thanh ghi chức năng đặc biệt

Chú ý răng không phải tất ca địa chỉ đang được sử dụng, và những địa chỉ nhàn rỗi có thể không được thực hiện trên chíp Những truy nhập đọc tới các địa chỉ này sẽ nói chung trả lại dữ liệu ngẫu nhiên, và những truy nhập ghi không hiệu quả Phần mềm người dùng không nên ghi mức logic 1 tới những vùng này, chúng có thể được dùng cho những sản phẩm trong tương lai xuất hiện các đặc tính mới Trong trường hợp đó, các giá trị reset hay không hoạt động luôn = 0

Thanh ghi định thời 2: Các bộ điều khiển và trạng thái cho bộ định thời 2 được chứa đựng trong các thanh ghi T2CON và T2MOD Cặp thanh ghi (RCAP2H, RCAP2L) là các thanh ghi Thu nhận/Nạp lại cho bộ định thời 2 trong chế độ Thu nhận 16- bít hay chế độ Nạp lại tự động 16- bít

Hình minh họa: 12CON(thanh ghi diều khiển bộ định thời 2)

Biểu tượng Chức năng

TF2 Cờ tràn của bộ định thời 2 Cờ này được sét băng phân cứng và

được xóa băng phần mềm TF2 không thể được sét khi RCLK=l hoặc ICLK=1

EXF2 Cờ ngoài của bộ định thời 2 Cờ này được sét khi có sự nạp lại hoặc

thu nhận tạo ra bởi chuyển trạng thái trên chân T2EX và EXEN2=l.Khi ngắt do bộ định thời 2 được phép, EXF2-1 sẽ làm cho CPU trỏ tới trình phục vụ ngắt định thời EXF2 phải được xóa bằng phần mềm

RCLK Clock thu Khi được set.port sử dụng các xung tràn của bộ định thời

2 làm clock thu trong các chế độ 1 và 3 RCLK=1 gây ra tràn bộ định thời 1 để được sử dụng làm clock thu

TCLK Clock phát Khi được set port nối tiếp sử dụng các xung tràn của bộ

định thời 2 làm clock phát trong các chế độ 1 và 3 TCLK=0 gây ra tràn bộ định thời 1 để được sử dụng làm clock phát

EXEN2 Cờ cho phép ngoài của bộ định thời 2 Khi được sét cờ này cho

phép thu nhận hoặc nạp lại khi có sự chuyên trạng thái trên chân T2EX nếu bộ định thời 2 hiện không được dùng làm xung clock cho port nối tiếp

TR2 Bit cho phép hoặc không cho phép bộ định thời 2 hoạt động Bit

này diều khiển START/STOP bộ định thời 2 Logic 1 của bit này khởi động bộ định thời

C/T2 Chọn chế độ định thời hay đêm cho bộ định thời 2 C/T2=0 cho

định thời bên trong, CT2=1 cho đếm sự kiện bên ngoài

CP/RL2 Cờ thu nhận/nạp lại Khi cờ này được set việc thu nhận xảy ra khi

có chuyển trạng thái âm trên chân T2EX nếu EXEN2=1 Khi được xóa việc tự nạp sẽ lại say ra khi tràn bộ nhớ định thời 2 hoặc có chuyển 1 trạng thái trên chân T2EX khi EXEN2=1 Khi RCLK hoặc TCLK=1, bit này được bỏ qua và bộ định thời phải tự nạp lại khi tràn

Hình minh họa: T2MOD (thanh ghi điều khiển chế độ bộ định thời 2)

Biểu tượng Chức năng

Không được cấp, dành cho tương lai

T2OE Bit cho phép đầu ra bộ định thời 2

DCEN Khi thiết lập, bit này cho phứp bộ định thời 2 được định cấu hình

như một bộ đếm Tiến/ Lùi

Các thanh ghi ngắt: Thanh ghi cho phép ngắt IE (Interrupt Enable) làm

cho các bit có thể ngắt riêng rẽ Trong thanh ghi ưu tiên ngắt IP (Interrupt Priority) có 2 mức ưu tiên có thể thiết lập cho mỗi trong 6 nguồn ngắt

Thanh ghi con trỏ dữ liệu kép (Dual Data Pointer Registers): Để tạo điều

kiện thuận lợi cho truy nhập cả bộ dữ liệu trong và ngoài 2 dãy thanh ghi con trỏ

dữ liệu được cung cấp: DP0 ở vùng địa chỉ 82H-83H và DP1 ở 84H-85H Bit DPS=0 trong SFR AUXR1 chọn DP0 và DPS=1 chọn DP1 Người sử dụng cần phải luôn luôn khởi tạo bit DPS tới giá trị thích hợp trước khi truy cập thanh ghi con trỏ dữ liệu tương ứng

Cờ tắt nguồn điện (Power Off Flag ): Cờ tắt nguồn điện (POF) được định

vị lại bổ 4 (PCON.4) trong PCON SFR POF được thiết lập tới "l" trong thời gian nguồn năng Nó có thề được thiết lập và thiết lập lại dưới điều khiển phần mềm và không bị anh hương bởi Reset

AUXR: Thanh ghi hỗ trợ (Auxilliary Register)

AUXR Địa chỉ = 8EH Giá trị khởi tạo=XXX00XX0B

Not Bit Addressable

- Dành riêng cho sự mở rộng trong tương lai

DISALE Cho phép/không cho phép ALE

DISALE Chế độ hoạt động

0 ALE được phát hiện ra tại tần số = 1/6 tần số của mạch dao động

1 ALE được hoạt động trong 1 lệnh MOVX hoặc MOVC DISRTO Cho phép/không cho phép Reset đầu ra

DISRTO Chế độ họat động

0 chân Reset được đặt tới mức cao sau đầu ra định thời WDT

1 Chân Reset chỉ là đầu vào WDIDLE Cho phép/không cho phép WDT trong chế độ IDLE

và tìm nộp từ địa chỉ 5000H tới FFFFH hướng tới bộ nhớ ngoài

Máy 0A0H ≠data