ngon ngu mo ta phan cung VHDL

• Có thể sử dụng mô hình máy trạng thái (Finite State Machine - FSM) để phân tích và tổng hợp mạch tuần tự.. • Tại mỗi xung clock, mạch logic tổ hợp xác định các biến ra và trạng thái [r]

Hardware Description Language

Giảng viên: Ths Hoàng Vân Đông

Khoa: ĐTVT – Đại học Điện Lực

Nội dung môn học

2 Thiết kế số (nhắc lại)

Altera

2

2.2.3 Phương pháp mô tả mạch Tuần Tự

• Mô hình tổng quát nhất của mạch tuần tự gồm: các biến vào, các biến ra và các trạng thái bên trong của mạch

• Có thể sử dụng mô hình máy trạng thái (Finite State Machine - FSM) để phân tích và tổng hợp mạch tuần tự

• Tại mỗi xung clock, mạch logic tổ hợp xác định các biến ra và trạng thái tiếp theo thông qua các biến vào và trạng thái hiện tại

2.2.3 Phương pháp mô tả mạch Tuần Tự

4

• Hai mô hình FSM thông dụng để phân tích và tổng hợp

mạch logic dãy là mô hình Moore và mô hình Mealy

2.2.3 Phương pháp mô tả mạch Tuần Tự

Mô hình Mealy mô tả

hệ dãy thông qua 5 tham

số:

X = {x1, x2, , xn}

Y = {y1, y2, , yl}

S = {s1, s2, , sm}

FS(S, X)

F (S, X)

X là tập tín hiệu đầu vào

Y là tập tín hiệu đầu ra

S tập tín hiệu trạng thái trong của hệ

FS là hàm biến đổi trạng thái

FS = FS(S, X)

FY là hàm tính trạng thái đầu ra:

FY = FY(S, X)

2.2.3 Phương pháp mô tả mạch Tuần Tự

6

Mô hình Moore giống như mô hình Mealy, nhưng khác

ở chỗ là FY chỉ phụ thuộc vào S:

FY = FY(S)

2.2.3 Phương pháp mô tả mạch Tuần Tự

• Có thể mô tả hoạt động của các mạch logic tuần tự bằng biểu đồ trạng thái (state diagram):

– Vòng tròn mô tả trạng thái của mạch

– Mũi tên trên đó có ghi giá trị của tín hiệu vào dùng để mô tả quá trình chuyển trạng thái

• Ví dụ:

Biểu đồ trạng thái

2.2.4 Một số mạch Logic tuần tự

8

2.2.4.1 Bộ đếm

1 Mạch đếm Không đồng Bộ (KĐB)

Mạch đếm n bit: dùng n flip-flop, có tối đa 2n trạng thái đếm Xung CK của FF tầng sau được lấy từ một đầu ra của FF tầng trước

Đếm lên

Đếm xuống

2 Mạch đếm đồng Bộ (ĐB)

Mạch đếm n bit: dùng n flip-flop, có tối đa 2n trạng thái đếm Các flipflop cùng xung CK

Đếm lên

Đếm xuống

1 Mạch đếm Không đồng Bộ (KĐB)

Mạch đếm KĐB 3 bit, đếm lên, sử dụng JK _FF, Mode đếm = 8

74LS112

3

1

2

5

6

J CLK K

Q QN

74LS112

11

13

12

9

7

J CLK K

Q QN

74LS112

3

1

2

5

6

J CLK K

Q QN

1 Mạch đếm Không đồng Bộ (KĐB)

Mạch đếm KĐB 3 bit, đếm lên, sử dụng JK _FF, Mode đếm = 8

Phân tích:

FFJK1: J1=K1=1 nên mỗi lần có xung kích CK cạnh xuống, ngõ ra Q1 đảo trạng thái.

FFJK2: J2=K2=1 ; Q1 làm xung kích cho FFJK2 nên mỗi lần có

xung kích cạnh xuống (tại thời điểm CK2, CK4, CK6, CK8) thì Q2 đảo trạng thái.

FFJK3: J3=K3=1; Q2 làm xung kích cho FFJK3 nên mỗi lần có

xung kích cạnh xuống (tại thời điểm CK4, CK8) thì Q3 đảo trạng

thái

1 Mạch đếm Không đồng Bộ (KĐB)

Mạch đếm KĐB 3 bit, đếm lên, sử dụng JK _FF, Mode đếm = 8

CK Q1 Q2 Q3

LSB

MSB

Số Đếm 0 1 2 3 4 5 6 7 0

Giản đồ xung

CÁC BƯỚC PHÂN TÍCH MẠCH ĐẾM ĐỒNG BỘ

Bước 4: Lập lại bước 2 và bước 3 đến khi các ngõ ra

quay về trạng thái ban đầu

Xác định điều kiện kích thích cho các Flip-Flop

• Để xác định điều kiện kích thích cho các Flip-Flop tuỳ theo đáp ứng cần có ta sử dụng bảng sau:

Q N → Q N+1 S N R N J N K N T N D N

Xác định điều kiện kích thích cho các Flip-Flop

Xác định điều kiện kích thích cho các Flip-Flop

Rút gọn bìa Các nô