Hệ thống nhúng slide1

Bài 1 3Hệ thống nhúng Hệ thống nhúng là một hệ thống có khả năng tự trị được nhúng vào trong một môi trường hay một hệ thống lớn.. Là các hệ thống tích hợp cả phần cứng và phần phềm để t

Nội dung

Giới thiệu hệ thống nhúng

FPGA

Phần mềm hệ thống nhúng

Phần cứng

Vi xử lý nhúng

Thiết kế hệ thống nhúng

13:15:17

1 Hệ thống nhúng (embedded system)

2 Vi xử lý

3 Bộ nhớ

4 I/O

BÀI 1: GIỚI THIỆU VỀ HỆ

THỐNG NHÚNG

13:15:17

Bài 1 3

Hệ thống nhúng

Hệ thống nhúng là một hệ thống có khả năng tự trị được nhúng vào trong một

môi trường hay một hệ thống lớn

Là các hệ thống tích hợp cả phần cứng và phần phềm để thực hiện một chức

năng đơn

“Thời gian thực” (real time) là thời gian theo quy định của các nguồn bên

ngoài, tạo ra bởi yêu cầu của người sử dụng

Hệ thống nhúng thời gian thực (Real Time Embedded System – RTES)

13:21:53

Hệ thống nhúng thực hiện một chức năng đơn

Nếu muốn thay đổi chức năng: chương trình hiện tại được đẩy ra

và một chương trình mới được tải vào.

cần được giám sát và điều khiển

Hệ điều hành thời gian thực (Real Time Operating System – RTOS)

Hệ thống nhúng

Bài 1 5

13:21:53

Kiến trúc một hệ thống nhúng

Application Specific Integrated Circuits:

mạch tích hợp cho các ứng dụng cụ thể

15:33:45

Các thành phần hệ thống nhúng

Bộ nhớ chính

Đơn vị xử lý trung tâm

Thiết bị vào ra (AD Converters, UARTs, Infrared Ports)

Nguồn

Cung

Cấp

System bus:

- Address bus

- Control bus

- Data bus

Bài 1 7

Vi xử lý

Data register

Addr register

ALU

EU

Instruction decoder Program counter Sequencer

Data bus driver Control bus

driver

Addr bus driver

Internal bus

BIU

Data bus Control bus Addr bus

13:21:53

Bộ nhớ

ROM

RAM

ROM PROM (Programmable ROM) EPROM (Erasable PROM) EEPROM (Electrically EPROM) Flash ROM

(Read Only

Memory)

(Random Access

Memory)

SRAM (Static RAM) DRAM (Dynamic RAM)

FPM DRAM (Fast Page Mode) EDO DRAM (Extended Data Out) BEDO DRAM (Burst EDO) SDRAM (Synchronous) DDR SDRAM (Double Data Rate)

Bài 1 9

13:21:53

Bộ nhớ

Dung lượng

Tốc độ Bộ nhớ ngoài

Bộ nhớ trong

: khả năng lưu trữ

: số bit truyền/s

: tần số xung clock CAS latency : thời gian trễ khi giải mã cho bộ nhớ

13:21:53

Bộ nhớ

Memory Array

Memory Cell

Giải mã

hàng

Giải mã cột

Bài 1 11

DRAM

Điều khiển

Đệm địa chỉ

Ma trận nhớ

Giải mã hàng

Đệm dữ liệu

Khuếch đại nhạy

Giải mã cột

Tiền nạp (precharge)

Đệm

dữ liệu Địa chỉ

Dữ liệu

vào

Dữ liệu ra

Bộ nhớ

13:21:53

Bộ nhớ

+

Cấu tạo một tế bào nhớ DRAM

Word line

Bit line

Đệm ngõ vào

Giải mã hàng

Đệm ngõ ra Giải mã cột

Mạch tiền nạp (precharge)

Tế bào nhớ

Khuếch đại nhạy (sense amplifier)

Bit line

+

VDD

VDD

+

Bài 1 13

tchu kỳ

tRAS

tCAS

tPR

Địa chỉ

Dữ liệu

Giản đồ thời gian đọc DRAM Điều khiển

RAS: Row Address Strobe CAS: Column Address Strobe PR: Precharge

13:21:53

Bộ nhớ

13:21:53

Bộ nhớ

SRAM

1 2

VDD

1 2 VDD

Đệm ngõ vào

Giải mã hàng

Đệm ngõ ra

Sơ đồ nguyên lý của SRAM

Mạch tiền nạp (precharge)

Tế bào nhớ

Khuếch đại nhạy (sense amplifier)

Bit line

Bài 1 15

Bộ nhớ

ROM

VCC

Hàng

Cột

0

1

1

VD

0 1

Lưu trữ bằng diode

0

Mắc nối tiếp diode với cầu chì

PROM

VCC

EPROM

Lưu trữ bằng FET có cấu trúc FAMOST (Floating gate Avalanche injection MOS Transistor)

Floating gate: không có điện tích

1

1 FET dẫn Floating gate: có điện tích

0

FET không dẫn do floating gate có điện tích

Bộ nhớ

20:01:46

EEPROM

Floating gate có thêm một lớp màng mỏng

oxide giữa vùng cực nổi và cực drain cho phép

các điện tử di chuyển từ vùng cực nổi sang

cực drain khi đặt một điện áp âm  xóa

bằng điện áp âm.

Bài 1 17

I/O (Thiết bị xuất / nhập)

20:01:46

I/O là các thiết bị tạo ra một môi trường tương tác với con người

 ADC và DAC

 CODEC

 Màn hình LCD, TFT

 Anten

 Camera

 Micro

 Màn hình cảm ứng …

I/O (Thiết bị xuất / nhập)

20:01:46

Giao tiếp

- Định địa chỉ

- Phân xử bus

- Giao thức truyền

Định địa chỉ: mỗi thiết bị phải có một địa chỉ xác định để dữ liệu có

thể truyền đến hay nhận từ nó

Giao thức: mô tả làm thế nào để truyền dữ liệu.

Phân xử bus: Khi nhiều thiết bị khác nhau sử dụng chung môt

đường địa chỉ/dữ liệu/điều khiển thì cần một cơ chế phân xử bus

Bài 1 19

I/O (Thiết bị xuất / nhập)

Giao thức

Xung Clock

T3

Trl

Address

T2

Tds MREQ

Read cycle

RD

Tad T1

Memory Address to be read

Data

Tmh Tm

Tml

Tdh Trh

Data

I/O Address

Đồng bộ

I/O (Thiết bị xuất / nhập)

20:01:46

Giao thức

Bất đồng bộ

Bài 1 21

I/O (Thiết bị xuất / nhập)

20:01:46

Phân xử bus tập trung

I/O (Thiết bị xuất / nhập)

20:01:46

Phân xử bus không tập trung