Báo cáo Cấu kiện điện tử

Kỹ thuật điện tử và tin học là một ngành mũi nhọn mới phát triển. Trong một khoảng thời gian tương đối ngắn (so với các ngành khoa học khác), từ khi ra đời tranzito (1948), nó đã có những tiến bộ nhảy vọt, mang lại nhiều thay đối lớn và sâu sắc trong hầu hết mọi lĩnh vực của đời sống, dần trở thành một trong những công cụ quan trọng nhất của cách mạng kỹ thuật trình độ cao (mà điểm trung tâm là tự động hóa từng phần hoặc hoàn toàn, tin học hoá, phương pháp công nghệ và vật liệu mới).

BÁO CÁO THÍ NGHIỆM

BÀI 1: MẠCH KHẢO SÁT DIODE

1 Mạch khảo sát

a Khảo sát nhánh thuận:

 Mạch nguyên lý và trị số các linh kiện:

D

+5V

GND

100

+88.8

Volts

+88.8

mA

Hình 1.0a: Mạch nguyên lý và trị số của các linh kiện với các mắc Diode thuận

Điều chỉnh chiết áp R1 để được các mức điện áp Uth tương ứng sau đó đo giá trị dòng Ith trên ampe kế ta được bảng sau:

b Khảo sát nhánh ngược:

 Mạch nguyên lý và trị số linh kiện:

R2=0

D +5V

GND

R1

+88.8

Volts

+88.8

µA

Hình 1.1a: Sơ đồ mạch nguyên lý và trị số của các linh kiện với cách mắc

Diode ngược

Cách mắc mạch căn bản giống như mắc thuận, song đổi cực diode và ngắn mạch R2=0

Điều chỉnh chiết áp R1 để được các mức điện áp Ung tương ứng sau đó đọc các giá trị trên ampe kế được bảng sau:

-6 -5 -4 -3 -2 -1 0 1 2

-10 0 10 20 30 40

50

Đặc tuyến V/A của Diode

Phân cực thuận Phân cực ngược

Bài 2: KHẢO SÁT MẠCH CHỈNH LƯU CẢ CHU KI

 Sơ đồ nguyên lý:

Volts

Hình 2.0: Sơ đồ nguyên lý mạch chỉnh lưu - nắn dòng cả chu kì

Umax=13V

t(s)

Hình 2.1: Đồ thị tín hiệu đầu vào

 Khi chưa mắc tụ lọc C:

 Điện trở R = 1kΩ

 Umạch vào = 13V

 Uđồng hồ = 9V

 T = 20x10-3 s Đồ thị trên Ozylog khi chưa mắc tụ lọc C:

UR

t

Hình 2.2: Đồ thị đầu ra khi chưa mắc tụ lọc

 Sau khi mắc tụ lọc C:

 Điện trở R = 1kΩ

 Umạch vào = 13V

 Umạch ra = 7,4V

 T=20x10-3 s Đồ thị hiển thị trên Ozylog lúc này:

 Với tụ C=1000µF:

UR

Umax

Umin

t

Hình 2.3: Đồ thị đầu ra khi mắc thêm tụ lọc C=1000µF

 Với tụ C=10µF:

UR

t

BÀI 3: KHẢO SÁT TRANSISTOR

Khảo sát mạch mắc cực gốc (B) chung:

 Sơ đồ nguyên lý mạch điện:

T

-5V

+12V

+88.8

Volts

+88.8

mA

+88.8

mA

R3

R4

+88.8

Volts

E B

C

Hình 3.0: Sơ đồ khảo sát đặc tuyến mắc gốc chung

1 Đặc tuyến đầu vào I E = fU BE khi U C = const

 R2=R3=100Ω, transistor dùng NPN

 Vặn chiết áp R4 điều chỉnh UCB để lấy được hai giá trị 0V và 4V

 Vặn chiết áp R1 để có giá trị UEB theo bảng ta có được các giá trị IE tương ứng

Ta có bảng sau:

Dựa vào hai bảng giá trị trên ta vẽ được đặc tuyến đầu vào:

0.4 0.5 0.6 0.7 0.8 0.9 1 1.1

0

5

10

15

20

25

Uc = 0V

Uc = 4V

UE

Hình 3.1: Họ đặc tuyến đầu vào

Nhận xét:

 Khi UEB =0 và UCB =0 đặc tuyến đi qua gốc tọa độ ,đặc tuyến có dạng hàm mũ

 Khi UCB càng âm dặc tuyến càng được nâng lên và không đi qua gốc tọa độ

2 Đặc tuyến đầu ra I C = f(U C ) khi I E = const:

Dùng chiết áp R1 để cố định các giá trị dòng IE = 10mA, IE = 20mA, sau đó thay đổi chiết áp R4 để có các giá trị điện áp theo bảng ta thu được các giá trị dòng IC tương ứng ghi vào bảng sau:

IC (mA) 3.99 7.22 12.36 12.43 12.45 12.47

Dựa vào hai bảng giá trị trên ta vẽ được họ đặc tuyến đầu ra như sau:

-0.8 -0.6 -0.4 -0.2 0 0 0.2 0.4

5 10 15 20 25

Ic = 10mA

Ic = 20mA

Uc (V)

Hình 3.2: Họ đặc tuyến đầu ra

Nhận xét:

 Khi UCB có giá trị âm lớn dòng Ic phụ thuộc rất ít vào UCB , nên các đường đặc tuyến nằm ngang gần như song song với trục hoành

 Khi UCB dương dần lên nghĩa là nằm về bên trái trục tung thì lúc đó mặt ghép BC chuyển sang phân cực thuận dòng lỗ khuếch tán từ colecto sang bazo sẽ triệt tiêu nhanh chóng dòng

lỡ từ cực phát sang kết quả dòng ra colecto giảm nhanh về

không (các đường đặc tuyến dốc đứng ở phía sau gốc tọa độ )

BÀI 4: KHẢO SÁT MẠCH KHUYẾT ĐẠI BẰNG TRANSISTOR

1 Trường hợp 1: Mạch định thiên kiểu nguồn cố định:

Sơ đồ nguyên lý mạch:

RB1 CV

T

RC

RT

12V

CR Uv1

Uv2

-Ura

Hình 4.0: Sơ đồ nguyên lý mạch định thiên kiểu nguồn cố định

Thay đổi giá trị RB1, RC, CV, CRA và quan sát các tín hiệu đầu vào, đầu ra trên Oxylog

Ta có bảng sau:

Trường hợp 1 Trường hợp 2 Trường hợp 3

Biên độ tín hiệu đầu

vào

Biên độ tín hiệu đầu ra 0.6 V 0.9 V 0.7 V

Hệ số khuếch đại KU 120 81.82 43.75

Dựa vào bảng trên và tín hiệu hiển thị trên oxylog ta vẽ được đồ thị dạng tín hiệu đầu vào và đầu ra như sau:

 Trường hợp 1: Uvào=5mV

Ura Hình 4.1: Đồ thị biên độ đầu vào đầu ra trong trường hợp 1

Ura=0.6V

 Trường hợp 2:

Uvào

U=11mV

Hình 4.2: Đồ thị tín hiệu đầu vào đầu ra trong trường hợp 2

 Trường hợp 3:

U=16mV

Hình 4.3: Đồ thị tín hiệu đầu vào đầu ra trong trường hợp 3

2 Định thiên theo phương pháp phân áp:

Sơ đồ nguyên lý mạch

T

RC

CR

10uF

RB2

RB1

CV

10uF

R

10k

+12V

RT

Uv 1

Uv 2

Hình 4.4: Sơ đồ nguyên lý mạch đinh thiên theo phương pháp phân áp

Thay đổi các giá trị Rb1, Rb2, RC, RE, CV, CR ta thu được tín hiệu đầu, đầu ra như các trường hợp trong các bảng sau:

 Trường hợp 1:

Rb2=1/10 Rb1=10kΩ Ura=0.4V Rc=RE=100Ω Hệ số khuếch đại:

Cv=CR=CE=10uF KU=Ura/Uvào≈5.71

 Trường hợp 2:

Rb2=1/10 Rb1=10kΩ Ura=0.8V Rc=220Ω Hệ số khuếch đại:

Cv=CR=10uF

 Trường hợp 3:

Rb2=1/10 Rb1=22kΩ Ura=0.8V

Rc=100Ω Hệ số khuếch đại:

Cv=CR=10uF

Dạng tín hiệu đầu vào, đầu ra: đều thuộc dạng hình sin; trong quá trình làm trường hợp 1: dạng tín hiệu đầu vào đầu ra đều có dạng hình sin, khi điều chỉnh đơn vị trên ozylog để có thể quan sát được 2 tín hiệu thì thấy giá trị điện áp đầu

ra lớn hơn nhiều so với điện áp đầu vào

BÀI 5: KHẢO SÁT ĐẶC TUYẾN CỦA TRANSISTOR TRƯỜNG

Khảo sát đặc tuyến của Transistor trường JFET:

 Đặc tuyến đầu vào ID=f(UG) khi UD=const

Sơ đồ nguyên lý:

K1 R1

+88.8

Amps

Volts

+88.8 V1

Volts

+88.8 V2

K30A

K2

-5V

+12V

Hình 5.0: Sơ đồ nguyên lý mạch khảo sát đặc tuyến của JFET.

+Sử dụng loại bán dẫn trường K30A

+ Chọn R2=100Ω

+ Để đồng hồ đúng thang đo và mắc đồng hồ đúng vị trí

+ Xoay chiết áp R4 để cố định các giá trị điện áp UD=1V, UD=2V Xoay chiết áp R1 để thay đổi các giá trị điện áp UGS theo bảng dưới đây Đo các giá trị trung dòng ID tương ứng kết quả như bảng sau:

UD=1V

UD=2V

 Đặc tuyến đầu ra ID=f(UD) khi UG=const.

Tương tự như trường hợp trên, ta cố định điện áp UG=0V và UG=-1V Thay đổi điện áp UDS với những giá trị trên bảng và đo các giá trị ID tương ứng ta được bảng sau:

UG=0V

UG= -1V

Từ các bảng trên ta xây dựng đặc tuyến đầu ra đầu vào như sau:

0.1 0.2 0.3 0.4 0.5 0.6 0.7

Ud = 1V

Ud = 2V

Hình 5.1: Đặc tuyến đầu vào của JFET

0 0.5 1 1.5 2 2.5 3 3.5 4 4.5

0

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

1.8

Ug = 0V

Ug = -1V Linear (Ug = -1V)

Hình 5.2: Đặc tuyến đầu ra của JFET