KHẢO SÁT CHIP VI ĐIỀU KHIỂN 89S52 THIẾT KẾ VÀ THI CÔNG MẠCH DẪN NHẬP 1.1. ĐẶT VẤN ĐỀ Sự phát triển của khoa học kỹ thuật ngày càng nhanh tạo ra nhiểu sản phẩm phục vụ nhu cầu của con người trong mọi lĩnh vực. Các công nghệ mới luôn thu hút được sự quan tâm, chú ý của nhiều người. Và một trong số đó là công nghệ hiển thị hình ảnh 3D độc đáo và mới lạ. Đối với việc hiển thị hình ảnh 3D, chúng ta không chỉ được thấy trên máy vi tính, trong các chương trình đồ họa dành cho các nhà thiết kế hay trong các loai game trên thị trường hiện nay, mà trong lĩnh vực điện tử cũng đã phần nào thể hiện được điều đó thông qua những khối led, những mô hình chiếu sáng 3D… Với suy nghĩ là ứng dụng các kiến thức đã học ở trường và tìm hiểu thêm ở bên ngoài, chúng em đã quyết định chọn đề tài “Điều khiển led trang trí”, cho chúng hiển thị các hình ảnh 3D để tạo nên một nét mới mẻ trong việc sử dụng led.
Trang 1Đối với việc hiển thị hình ảnh 3D, chúng ta không chỉ được thấy trên máy
vi tính, trong các chương trình đồ họa dành cho các nhà thiết kế hay trong cácloai game trên thị trường hiện nay, mà trong lĩnh vực điện tử cũng đã phần nàothể hiện được điều đó thông qua những khối led, những mô hình chiếu sáng3D…
Với suy nghĩ là ứng dụng các kiến thức đã học ở trường và tìm hiểu thêm ởbên ngoài, chúng em đã quyết định chọn đề tài “Điều khiển led trang trí”, chochúng hiển thị các hình ảnh 3D để tạo nên một nét mới mẻ trong việc sử dụngled
1.2 PHƯƠNG PHÁP NGHIÊN CỨU
+ Thu thập tài liệu
+ Tham khảo ý kiến và thực hiện đồ án theo hướng dẫn của giáo viên hướngdẫn
+ Thiết kế và thi công mạch điều khiển 64 led tạo thành hình khối để hiểnthị các hình ảnh 3D
1.2.1 Nghiên cứu lý thuyết:
_ Nghiên cứu lý thuyết về chip vi điều khiển 89S52
_ Xây dựng mã hiển thị 3D
1.2.2 Thi công phần cứng:
_ Tạo khối 64 led hiển thị 3D
_ Thiết kế mạch điều khiển led dùng vi điều khiển 89S52
Trang 21.3 GIỚI HẠN THIẾT KẾ
Do việc điều khiển led hiển thị hình ảnh 3D còn nhiều mới mẻ, ít thôngtin và kinh nghiệm chưa thực tế chưa nhiều nên chúng em chỉ thiết kế phầnmạch kết hợp với led, hiển thị một số hình ảnh và hiệu ứng đơn giản, bỏ quaphần giao tiếp máy tính
1.4 MỤC ĐÍCH NGHIÊN CỨU
Tạo ra một khối led hiển thị hình ảnh 3D Sản phẩm có thể được ứngdụng vào thực tế trong việc giải trí, công nghệ quảng cáo…
CHƯƠNG 2
KHẢO SÁT CHIP VI ĐIỀU KHIỂN 89S52
2.1 GIỚI THIỆU CHUNG
Chip vi điều khiển 89S52 thuộc họ MCS-51 là họ vi điều khiển của hãngIntel Chip 89S52 có một số đặc trưng cơ bản sau:
_ Bộ nhớ chương trình bên trong: 8 KB (ROM)
_ Bộ nhớ dữ liệu bên trong: 256 byte (RAM)
_ Bộ nhớ chương trình bên ngoài: 64 KB (RAM)
_ Bộ nhớ dữ liệu bên ngoài: 64 KB (RAM)
_ 4 port xuất nhập (I/O port) 8 bit
_ 3 bộ định thời 16 bit
_ Mạch giao tiếp nối tiếp
_ Bộ xử lý bit (thao tác trên các bit riêng lẻ)
_ 210 vị trí nhớ được định địa chỉ, mỗi vị trí 1 bit
Trang 32.2 CÁC CHÂN CỦA CHIP 89S52
2.2.1 Sơ đồ khối và chức năng các khối của chip 89S52
Trang 4Sơ đồ 2.1: Sơ đồ khối của chip 89S52
_ OSC (Oscillator): Mạch dao động→ tạo tín hiệu xung clock cung cấp cho
các khối trong chip hoạt động
_ Interrupt control: Điều khiển ngắt → nhận tín hiệu ngắt từ bên ngoài
(INT0\, INT1\)), từ bộ định thời (Timer 0, Timer 1) và từ cổng nối tiếp (Serialport), lần lượt đưa các tín hiệu ngắt này đến CPU để xử lý
_ Other registers: Các thanh ghi khác → lưu trữ dữ liệu của các port
xuất/nhập, trạng thái làm việc của các khối trong chip trong suốt quá trình hoạt
Trang 5_ RAM (Random Access Memory): Bộ nhớ dữ liệu trong chip → lưu trữ
các dữ liệu
_ ROM (Read Only Memory): Bộ nhớ chương trình trong chip → lưu trữ
chương trình hoạt động của chip
_ I/O port (In/Out ports): Các port xuất/nhập → điều khiển việc xuất nhập
dữ liệu dưới dạng song song giữa trong và ngoài chip thông qua các port P0,P1, P2, P3
_ Serial port: Port nối tiếp → điều khiển việc xuất nhập dữ liệu dưới dạng
nối tiếp giữa trong và ngoài chip thông qua các chân TxD, RxD
_ Timer 0, Timer 1: Bộ định thời 0, 1 → dùng để định thời gian hoặc đếm
sự kiện (đếm xung) thông qua các chân T0, T1
2.2.2 Sơ đồ chân và chức năng các chân của chip 89S52
Trang 6Sơ đồ 2.2: Sơ đồ chân của chip 89S52
2.2.2.1 Port 0
_ Port 0 (P0.0 – P0.7) có số chân từ 32 – 39
_ Port 0 có hai chức năng:
• Port xuất nhập dữ liệu (P0.0 – P0.7)→ không sử dụng bộ nhớ
ngoài
• Bus địa chỉ byte thấp và bus dữ liệu đa hợp (AD0 – AD7)→ có sử
dụng bộ nhớ ngoài
Lưu ý: Khi Port 0 đóng vai trò là port xuất nhập dữ liệu thì phải sử
dụng các điện trở kéo lên bên ngoài
_ Ở chế độ mặc định (khi reset) thì các chân Port 0 (P0.0 – P0.7) được cấuhình là port xuất dữ liệu, Muốn các chân Port 0 làm port nhập dữ liệu thì cầnphải lập trình lại, bằng cách ghi mức logic cao (mức 1) đến tất cả các bit củaport trước khi bắt đầu nhập dữ liệu từ port
Trang 7_ Khi lập trình cho ROM trong chip thì Port 0 đóng vai trò là ngõ vào của
_ Khi lập trình cho ROM trong chip thì Port 1 đóng vai trò là ngõ vào củađịa chỉ byte thấp (A0 – A7)
2.2.2.3 Port 2
_ Port 2 (P2.0 – P2.7) có số chân từ 21 – 28
_ Port 2 có hai chức năng:
• Port xuất nhập dữ liệu (P2.0 – P2.7) → không sử dụng bộ nhớngoài
• Bus địa chỉ byte cao (A8 – A15) → có sử dụng bộ nhớ ngoài._ Ở chế độ mặc định (khi reset) thì các chân Port 2 (P2.0 – P2.7) được cấuhình là port xuất dữ liệu Muốn các chân Port 2 làm port nhâp dữ liêu thì cầnphải lập trình lại, bằng cách ghi mức logic cao (mức 1) đến tất cả các bit củaport trước khi bắt đầu nhập dữ liệu từ port
_ Khi lập trình ROM trong chip thì Port 2 đóng vai trò là ngõ vào của địachỉ byte cao (A8 – A11) và các tín hiệu điều khiển
2.2.2.4 Port 3
_ Port 3 (P3.0 – P3.7) có số chân tù 10 – 17.
_ Port 3 có hai chức năng:
• Port xuất nhập dữ liệu (P3.0 – P3.7)→ không sử dụng bộ nhớngoài hoặc các chức năng đặc biệt
Trang 8• Các tín hiệu điều khiển → có sử dụng bộ nhớ ngoài hoặc các
chức năng đặc biệt
_ Ở chế độ mặc định (khi reset) thì các chân Port 3 (P3.0 – P3.7) được cấuhình là port xuất dữ liệu Muốn các chân Port 3 làm port nhập dữ liệu thì cầnphải lập trình lại, bằng cách ghi mức logic cao (mức 1) đến tất cả các bit củaport trước khi bắt đầu nhập dữ liệu từ port
_ Khi lập trình cho ROM trong chip thì Port 3 đóng vai trò là ngõ vào củacác tín hiệu điều khiển
_ Chức năng các chân Port 3:
Bảng 2.1: Chức năng các chân Port 3
PSEN\ = 0 → trong thời gian CPU tìm – nạp lệnh từ ROM ngoài.
PSEN\ = 1 → CPU sử dụng ROM trong (không sử dụng ROM ngoài).
_ Khi sử dụng bộ nhớ chương trình bên ngoài, chân PSEN\ thường đượcnối với chân OE\ của ROM ngoài để cho phép CPU đọc mã lệnh từ ROMngoài
Trang 9_ ALE (Address Latch Enable): cho phép chốt địa chỉ, chân số 30.
_ Chức năng:
• Là tín hiệu cho phép chốt địa chỉ để thực hiện việc giải đa hợpcho bus địa chỉ byte thấp và bus dữ liệu đa hợp (AD0 – AD7)
• Là tín hiệu xuất tích cực mức cao
ALE = 0 → trong thời gian bus AD0 – AD7 đóng vai trò là ngõ vào của
xung lập trình (PGM\)
Lưu ý:
6
OSC ALE
EA\ = 0→ chip 89S52 sử dụng chương trình của ROM ngoài.
EA\ = 1→ chip 89S52 sử dụng chương trình của ROM trong.
_ Khi lập trình cho ROM trong chip thì chân EA đóng vai trò là ngõ vàocủa điện áp lập trình (V PP = 12V – 12,5V cho họ 89xx; 21V cho họ 80xx,87xx)
Lưu ý: Chân EA\ phải được nối lên V CC (nếu sử dụng chương trình củaROM trong) hoặc nối xuống GND (nếu sử dụng chương trình của ROMngoài), không bao giờ được phép bỏ trống chân này
2.2.2.8 Chân XTAL1, XTAL2
_ XTAL (Crystal): tinh thể thạch anh, chân số 18 – 19.
_ Chức năng:
Trang 10• Dùng để nối với thạch anh hoặc mạch dao động tạo xung clock bênngoài, cung cấp tín hiệu xung clock cho chip hoạt động.
• XTAL1→ ngõ vào mạch tạo xung clock trong chip
• XTAL2→ ngõ ra mạch tạo xung clock trong chip
Sơ đồ 2.3: Sơ đồ kết nối thạch anh và mạch dao động bên ngoài
RST = 0→ Chip 89S52 hoạt động bình thường.
RST = 1→ Chip 89S52 được thiết lặp trạng thái ban đầu.
T : chu kỳ máy
12MHz
f TYP =
Machine set xT
tRe ≥2
OSC Machine
f
T = 12
Trang 11Sơ đồ 2.4: Sơ đồ các mạch Reset
2.3 CẤU TRÚC CÁC PORT XUẤT NHẬP CHIP 89S52
Khả năng fanout ( số lượng tải đầu ra) của từng chân port chip 89S52 là:
Trang 12Hình 2.1: Cấu trúc bên trong của các port xuất nhập
• Ở chế độ mặc định (khi reset) thì tất cả các chân của các port (P0 –P3) được cấu hình là port xuất dữ liệu
• Muốn các chân port của chip 89S52 làm port nhập dữ liệu thì ta cầnphải được lập trình lại, bằng cách ghi mức logic cao (mức 1) đến tất
cả các bit (các chân) của port trước khi bắt đầu nhập dữ liệu từ port
• Các chân trong cùng một port không nhất thiết phải có cùng kiểu cấuhình (port xuất hoặc port nhập) Nghĩa là trong cùng một port có thể
có chân dùng để nhập dữ liệu, có thể có chân dùng để xuất dữ liệu.Điều này là tùy thuộc vào nhu cầu và mục địch của người lập trình
Trang 13Quá trình ghi chân port (xuất dữ liệu ra chân port).
Hình 2.2: Thao tác ghi chân portQuá trình đọc chân port (nhập dữ liệu từ chân port)
Hình 2.3: Thao tác đọc chân port
Trang 14Quá trình đọc bộ chốt (kiểm tra dữ liệu tại chân port).
Hình 2.4: Thao tác đọc bộ chốt
Lưu ý: Việc đọc dữ liệu của bất kỳ một port nào có thể cho ta hai giá trị
khác nhau tùy thuộc vào lệnh mà ta sử dụng để đọc dữ liệu từ port Xảy rahiện tượng không mong muốn này là do quá trình đọc dữ liệu của chip89S52 gồm hai quá trình khác nhau: quá trình đọc chân port và quá trìnhđọc bộ chốt
o Quá trình đọc chân port: Khi ta sử dụng các lệnh MOV, ADD,…
Dữ liệu nhận được sau khi thực hiện quá trình đọc là dữ liệu hiệntại ở các chân port
o Quá trình đọc bộ chốt: Khi ta sử dụng các lệnh ANL, Orl, XRL,CPL, INC, DEC, DJNZ, JBC, CLR bit, SETB bit, MOV bit Dữliệu nhận được sau khi thực hiện quá trình đọc là dữ liệu hiện tại
ở các bộ chốt (là các dữ liệu đã được ghi ra port tại thời điểmtrước đó bởi quá trình ghi chân port), chứ không phải là dữ liệuhiện tại ở các chân port Cho nên, nếu tại thời điểm thực hiện quátrình đọc mà dữ liệu tại các chân port có bị thay đổi đi chăng nữathì dữ liệu đọc về cũng không được cập nhật
Trang 152.4 TỔ CHỨC BỘ NHỚ CỦA CHIP 89S52
_ Bộ vi xử lý→ có không gian bộ nhớ chung cho dữ liệu và chương trình.
→ chương trình và dữ liệu nằm chung trên RAM trước khi đưa vào CPU để
Trang 16Hình 2.6: Bộ nhớ dữ liệu trên chip 89S52
Trang 172.4.1 Bộ nhớ trong
2.4.1.1 Bộ nhớ chương trình (ROM)
_ Dùng để lưu trữ chương trình điều khiển cho chip 89S52 hoạt động.
_ Chip 89S52 có 8 KB ROM trong, địa chỉ truy xuất: 000H – FFFH
2.4.1.2 Bộ nhớ dữ liệu (RAM)
_ Dùng để lưu trữ các dữ liệu và tham số.
_ Chip 89S52 có 256 byte RAM trong, địa chỉ truy xuất: 00H – 7FH
Hai đặc tính cần chú ý là:
Các thanh ghi và các port xuất nhập đã được định vị (xác định)trong bộ nhớ và có thể truy xuất trực tiếp giống như các địa chỉ bộnhớ khác
Ngăn xếp bên trong Ram nội nhỏ hơn so với Ram ngoại như trongcác bộ Microcontroller khác
_ RAM bên trong chip 89S52 được phân chia như sau:
Các bank thanh ghi có địa chỉ từ 00H đến 1FH
RAM địa chỉ hóa từng bit có địa chỉ từ 20H đến 2FH
Trang 18_ Mọi địa chỉ trong vùng RAM đa dụng đều có thể truy xuất tự dodùng kiểu địa chỉ trực tiếp hoặc gián tiếp.
RAM có thể truy xuất từng bit:
_ 89S52 chứa 210 bit được địa chỉ hóa, trong đó có 128 bit có chứacác byte chứa các địa chỉ từ 20F đến 2FH và các bit còn lại chứa trong nhómthanh ghi có chức năng đặc biệt
_ Ý tưởng truy xuất từng bit bằng phần mềm là các đặc tính mạnh củamicrocontroller xử lý chung Các bit có thể được đặt, xóa, AND, OR,…, với 1lệnh đơn Đa số các microcontroller xử lý đòi hỏi một chuỗi lệnh đọc – sửa –ghi để đạt được mục đích tương tự Ngoài ra các port cũng có thể truy xuấtđược từng bit
_ 128 bit mà truy xuất từng bit này cũng có thể truy xuất như các bytehoặc như các bit phụ thuộc vào lệnh được dùng
Các dãy thanh ghi:
→ cho phép truy xuất dữ liệu nhanh, lệnh truy xuất đơn giản và ngắn gọn.
Bảng số liệu dưới đây minh họa địa chỉ của các ô nhớ trong một dãy các
ký hiệu thanh ghi R0 – R7 được gán cho từng ô nhớ trong dãy tích cực
Trang 19Bảng 2.2: Địa chỉ của các thanh ghi (R0 - R7) tương ứng với dãy thanh
ghi tích cực
Lưu ý:
o Ở chế độ mặc định thì dãy thanh ghi tích cực (đang được sử dụng) làdãy 0 và các thanh ghi trong dãy lần lượt có tên là R0 – R7 Có thểthay đổi dãy tích cực bằng cách thay đổi các bit chọn dãy thanh ghiRS1 và RS0 trong thanh ghi PSW
o Nếu chương trình của ta chỉ sử dụng dãy thanh ghi đầu tiên (dãy 0) thì
ta có thể sử dụng vùng nhớ 08H – 1FH cho các mục đích khác của ta.Nhưng nếu trong chương trình có sử dụng các dãy thanh ghi (dãy 1, 2hoặc 3) thì phải rất cẩn thận khi sử dụng vùng nhớ tù 1FH trở xuống vìnếu sơ suất ta có thể ghi dữ liệu đè lên các thanh ghi R0 – R7 của ta
2.4.1.3 Thanh ghi chức năng đặc biệt (SFR)
Lưu ý:
o Không được phép đọc hay ghi dữ liệu vào các địa chỉ SFR mà nó chưađược đăng ký (nghĩa là các địa chỉ SFR chưa được đặt tên) Vì việcđọc hay ghi dữ liệu vào các nơi này có thể làm phát sinh những hoạt
Trang 20động không mong muốn và đó có thể là nguyên nhân làm cho chươngtrình của ta không tương thích với các phiên bản sau của chip MCS-51(có thể ở các phiên bản đó các địa chỉ SFR này được sử dụng cho mộtvài mục đích khác).
o Chỉ được truy xuất các SFR bằng kiểu định địa chỉ trực tiếp (tuyệt đốikhông sử dụng kiểu định địa chỉ gián tiếp trong trường hợp này)
Các loại thanh ghi chức năng đặt biệt gồm có: thanh ghi A, thanh ghi B,thanh ghi từ PSW, thanh ghi SP, thanh ghi DPTR, thanh ghi port xuấtnhập, thanh ghi port nối tiếp, thanh ghi định thời, thanh ghi ngắt, thanhghi điều khiển nguồn
2.4.2 Bộ nhớ ngoài
_ Chip 89S52 cho ta khả năng mở rộng:
• Không gian bộ nhớ chương trình lên đến 64 KB
• Không gian bộ nhớ dữ liệu lên đến 64 KB
_ Khi sử dụng bộ nhớ ngoài:
• Port 0→ bus địa chỉ byte thấp và bus dữ liệu đa hợp (AD0 – AD7)
• Port 2→ bus địa chỉ byte cao (A8 – A15).
• Port 3→ các tín hiệu điều khiển (WR\, RD\)
Trang 21Đa hợp (16 đường)Hình 2.7: Sự khác nhau giữa đa hợp và không đa hợp bus địa chỉ và bus
dữ liệu
→ nhằm làm giảm số lượng chân đưa ra ngoài chip→ giảm kích thước của
chip
2.4.2.1 Kết nối và truy xuất bộ nhớ chương trình ngoài (Accessing
External Code Memory) _ Bộ nhớ chương trình bên ngoài là bộ nhớ ROM được cho phép của tín
hiệu PSEN\ Sự kết nối phần cứng của bộ nhớ EPROM như sau:
Trang 22Hình 2.8: Sự kết nối phần cứng của bộ nhớ EPROM
Hình 2.9: Giản đồ thời gian của chu kỳ tìm nạp lệnh ở bộ nhớ chương trình
ngoài
Trang 232.4.2.2 Kết nối và truy xuất bộ nhớ dữ liệu ngoài (Accessing External
Data Memory) _ Bộ nhớ dữ liệu ngoài là một bộ nhớ RAM được đọc hoặc ghi khi được
cho phép của tín hiệu RD\ và WR\ Hai tín hiệu này nằm ở chân P3.7 (RD) vàP3.6 (WR) Lệnh MOVX được dùng để truy xuất bộ nhớ dữ liệu ngoài và dùngmột bộ đệm dữ liệu 16 bit (DPTR), R0 hoặc R1 như là một thanh ghi địa chỉ._ Các RAM có thể giao tiếp với 89S52 tương tự cách thức như EPROMngoại trừ chân RD\ của 89S52 nối với chân OE\ (Output Enable) của RAM vàchân WR\ của 98S52 nối với chân WE\ của RAM Sự nối các bus địa chỉ và dữliệu tương tự như cách nối của EPROM
Hình 2.10: Sự kết nối phần cứng của bộ nhớ RAM
Trang 24Hình 2.11: Giản đồ thời gian của chu kỳ tìm nạp lệnh ở bộ nhớ dữ liệu ngoài
2.4.2.3 Giải mã địa chỉ:
Nếu trường hợp ROM và RAM được kết hợp từ nhiều bộ nhớ có dunglượng nhỏ hoặc cả hai giao tiếp với chip 89S52 thì ta cần phải giải mã địa chỉ.Việc giải mã này cũng cần cho hầu hết các bộ vi xử lý
Ví dụ nếu các ROM và RAM có dung lượng 8 KB được sử dụng thì tầmđịa chỉ mà chip 89S52 quản lý (0000H – FFFFH) cần phải được giải mã thànhtừng đoạn 8 KB để chip có thể chọn từng IC nhớ trên các giới hạn 8 KB tươngứng: IC1: 0000H – 1FFFH, IC2: 2000H – 3FFFH,…
IC chuyên dùng cho việc tạo tín hiệu giải mã là 74HC138, các ngõ ra của
IC này lần lượt được nối với các ngõ vào chọn chip CS\ tương ứng của các ICnhớ để cho phép các IC nhớ hoạt động (tại một thời điểm chỉ có một IC nhớđược phép hoạt động) Cần lưu ý là do các đường cho phép IC nhớ hoạt độngriêng lẽ cho từng loại (PSEN\ cho bộ nhớ chương trình, RD\ và WR\ cho bộnhớ dữ liệu) nên 89S52 có thể quản lý không gian nhớ lên đến 64 KB choROM và cho 64 KB cho RAM
Trang 252.4.2.4 Các không gian nhớ chương trình và dữ liệu gối nhau
Hình 2.12: Không gian nhớ chương trình và dữ liệu gối nhau
RAM 1: đóng vai trò là bộ nhớ dữ liệu.
RAM 2: đóng vai trò là bộ nhớ chương trình + bộ nhớ dữ liệu.
Trang 26CHƯƠNG 3
THIẾT KẾ VÀ THI CÔNG MẠCH
3.1 TẠO KHỐI 64 LED HIỂN THỊ 3D
_ Thiết kế một khối led siêu sáng hình lập phương gồm 4 tầng, với 4 led ởmỗi cạnh Như vậy, mỗi tầng sẽ có 16 led và 4 tầng sẽ tạo được 1 khối 64 led
Hình 3.1: Khối 64 led hiển thị 3D_ Các chân led trên cùng 1 tầng (màu xanh) sẽ được nối chung chân anodes(+) Các chân cùng 1 một cột (màu đỏ) được nối chung chân cathodes (-)
_ Như vậy, chúng ta sẽ tạo được 1 khối led 3D có thể điều khiển trực tiếp