Bai 1 2 3 mach khuech dai loc

Tài liệu về mạch khuếch đại và mạch lọcTài liệu về mạch khuếch đại và mạch lọcTài liệu về mạch khuếch đại và mạch lọcTài liệu về mạch khuếch đại và mạch lọcTài liệu về mạch khuếch đại và mạch lọcTài liệu về mạch khuếch đại và mạch lọc

Trang 1

Bộ môn Vật Lý KTYS Trường ĐHBK Tp.HCM

BÀI 1: MẠCH KHUẾCH ĐẠI

I MẠCH KHUẾCH ĐẠI ĐO

1 Mục đích

 Khảo sát mạch khuếch đại đo thực tế

 Khảo sát ảnh hưởng của sự lệch cân bằng trong mạch khuếch đại vi sai

 Khảo sát mạch khuếch đại làm việc ở chế độ Mode chung – Common mode

2 Các thiết bị cần dùng trong bài thí nghiệm, gồm:

 Máy phát tín hiệu tần thấp (Sin, xung vuơng) cĩ dải tần từ 20Hz đến 20KHz

 Oscilloscope 2 kênh

 Bộ thí nghiệm Biosignal Processing Circuits

3 Cơ sở lý thuyết

Mạch khuếch đại đo được dùng ở trong bộ thí nghiệm gồm cĩ tầng khuếch đại vi sai, tầng khuếch đại cuối Sơ đồ nguyên lý chi tiết của mạch khuếch đại đo được mơ tả ở nội dung bài thí nghiệm

Tầng khuếch đại vi sai

Tầng đầu tiên của mạch khuếch đại đo là mạch khuếch đại vi sai, cĩ hai đầu vào được nối trực tiếp với hai đầu vào khơng đảo của hai bộ khuếch đại thuật tốn với mục đích tăng trở kháng vào của mạch

Hình vẽ dưới đây là sơ đồ nguyên lý tổng quát của mạch khuếch đại đầu

R 3

U v v s

P 2

R 1

P 1

U r v s

-+

U A 7 4 1

3

2

6

7 1

4 5

R 2

-+

U A 7 4 1

3

7 1

4 5

Hình 1: Sơ đồ nguyên lý tổng quát của mạch khuếch đại đầu

Hệ số khuếch đại vi sai được tính như sau:

2

1

2 1

R

R U

U K

vvs

rvs

vs    (Với R3 = R1)

Tầng khuếch đại cuối

Tầng khuếch đại cuối làm nhiệm vụ khuếch đại tín hiệu từ tầng khuếch đại vi sai trước của mạch khuếch đại đo

Hình vẽ dưới đây là sơ đồ nguyên lý tổng quát của tầng khuếch đại cuối

Trang 2

R 3

U v v s

P 4

R 1

U r

R 4

-+

U A 7 4 1 3

2

6

7 1

4 5

Hình 2: Sơ đồ nguyên lý tổng quát của tầng khuếch đại cuối

 Mạch làm việc ở chế độ khuếch đại vi sai

Nếu đưa tín hiệu vi sai vào hai đầu vào như hình vẽ 2, hệ số khuếch đại của mạch sẽ là:

1

2

R

R Uvvs

Ur

K vs   (với điều kiện R1 = R3, R2 = R4)

 Mạch khuếch đại làm việc ở chế độ Mode chung

Nếu nối tắt P3-P4 thì mạch sẽ làm việc ở chế độ Mode chung Khi đĩ tín hiệu vào của mạch

cĩ thể được biểu diễn như sau:

R 2

R 3

U v

R 1

U r

R 4

-+

U A 7 4 1 3

2

6

7 1

4 5

Hình 3: Sơ đồ nguyên lý của tầng khuếch đại cuối làm việc ở chế độ Mode chung

Trong trường hợp này, hệ số khuếch đại Mode chung sẽ là:  

v

r CM

U

K rất nhỏ so với hệ

số khuếch đại Kvs, nhỏ cỡ (-80dB) – (-100dB) (10-4 – 10-5 lần) Đặc trưng của sự khác nhau ở hai chế độ khuếch đại vi sai và Mode chung được thể hiện bằng tỷ số nén Mode chung CMRR (Common Mode Rejection Ratio)

cm

vs

K

K CMRR  (Giá trị này bằng 10.000 100.000 tương ứng với 80dB  100dB)

4 Nội dung thí nghiệm

Sơ đồ nguyên lý mạch khuếch đại đo

Trang 3

Tầng tạo cặp tín hiệu đảo pha Tầng khuếch đại vi sai Tầng khuếch đại cuối

C 1

R 1 1

1 6 K

O U T

U v

P 4

R 8

1 0 0 K

V R 1

1 K

S 4

U r

2

- E

R 1 6 2 2 K

S 1

S 3

R 1 2

2 2 K

R 6

4 7 K

R 1 8

1 0 0

P 2

R 5

4 7 K

- E

+ E

V R 2

5 K

R 1 7

4 7 K

R 9

5 6 K

R 7

1 0 0 K

V R 3

1 K

-+

I C 3

U A 7 4 1 3

2 6

7 1

4 5

U A 7 4 1

3

7 1

4 5

R 1 3

1 K

1

S 2

R 1

3 3 K

I N

R 1 4

2 2 K

-+

I C 2

U A 7 4 1 3

2 6

7 1

4 5

- E

C 4

0 1

R 1 0

1 6 K

+ E

R 3

1 K

R 4

+ E

R 2

4 7 K

C 2

P 1

C 3

Hình 4: Sơ đồ nguyên lý mạch khuếch đại đo

Chú ý:

+ Chuyển mạch S1 dùng để tạo ra các chế độ làm việc khác nhau Các chuyển mạch S2, S3, S4 tạo ra sự lệch cân bằng của mạch khuếch đại cuối trong quá trình khảo sát sơ đồ mạch thí nghiệm.

+ Trong hình vẽ trên cĩ phần mạch “tầng tạo cặp tín hiệu đảo pha” Do tín hiệu dùng từ máy phát là tín hiệu đơn mà mạch khuếch đại vi sai cần cặp tín hiệu đảo pha tại điểm P1

và P2 Nên cần lắp thêm mạch tạo cặp tín hiệu đảo pha Trong sơ đồ mạch thí nghiệm, các giá trị linh kiện đã được chọn để sao cho biện độ tín hiệu tại P1 và P2 gần bằng biên

độ tín hiệu U v Vì vậy, khi tính tốn hệ số khuếch đại của mạch cĩ thể coi U P1m = U P2m =

U Vm ?

Các bước thí nghiệm

 Nối đầu ra của máy phát tín hiệu vào kênh CH1 của Oscilloscope tới đầu IN của tầng tạo cặp tín hiệu đảo pha

 Bật cơng tắc nguồn xoay chiều về vị trí ON

 Bật cơng tắc nguồn một chiều của mạch khuếch đại đo vế vị trí ON

 Điều chỉnh tín hiệu từ máy phát tín hiệu cĩ biên độ 50mV, tần số 1.000Hz

 Dùng que đo kênh CH2 của Oscilloscope đo tín hiệu tại các điểm P3 (Ura IC1), P4 (Ura

IC2) và Ura của tồn mạch (OUT) Khi các vị trí chuyển mạch và biến trở ở các vị trí sau:

a Trường hợp 1:

Khi VR1, VR2, VR3 ở vị trí min (cĩ R nhỏ nhất) cịn các vị trí chuyển mạch như

sau: (tại mỗi trường hợp của tổ hợp các vị trí chuyển mạch S1, S2, S3, S4: khảo sát và vẽ

lại dạng tín hiệu tại điểm P3, P4 và U ra trên Oscilloscope).

Lưu ý: Đo chính xác các biên độ tín hiệu tại các điểm trên

1) Mạch khuếch đại đo làm việc ở chế độ cân bằng

Trang 4

2) Mạch khuếch đại đo làm việc ở chế độ vi sai

3) Mạch khuếch đại đo làm việc ở chế độ vi sai lệch cân bằng khuếch đại cuối

4) Mạch khuếch đại đo làm việc ở chế độ vi sai lệch cân bằng khuếch đại cuối

5) Mạch khuếch đại đo làm việc ở chế độ Mode chung

5) Mạch khuếch đại đo làm việc ở chế độ Mode chung nhưng lệch cân bằng nhiều nhất

7) Mạch khuếch đại đo làm việc ở chế độ Mode chung lệch cân bằng khuếch đại cuối

8) Mạch khuếch đại đo làm việc ở chế độ Mode chung lệch cân bằng khuếch đại cuối

b Trường hợp 2:

Để các vị trí chuyển mạch ở trạng thái (4) (trong trường hợp 1) để VR3 = max, lần lượt thay đổi các giá trị của VR1, VR2 trong các trường hợp sau:

 Khi: VR1 = max

VR2 = min

 Khi: VR1 = max

VR2 = max

 Khi: VR1 = min

VR2 = max

Trang 5

c Trường hợp 3: Để các chuyển mạch ở các vị trí sau:

VR1 = min, VR2 = min, VR3 = min Tăng dần biên độ tín hiệu vào từ máy phát Quan sát trên màn hình Oscilloscope cho đến khi Ur bắt đầu méo Hãy:

 Vẽ dạng tín hiệu Ur

 Ghi lại giá trị biên độ tín hiệu của đầu vào IN

5 Báo cáo thí nghiệm

Vẽ các dạng tín hiệu đo được tại P3, P4 và Ur ứng với 3 trường hợp (trường hợp 1, trường hợp

2, trường hợp 3).

Tính hệ số khuếch đại của tầng khuếch đại vi sai của mạch khuếch đại đo theo các số liệu đo được ứng với các trường hợp tổ hợp khác nhau của cơng tắc S1, S2, S3, S4 So sánh với số liệu tính theo cơng thức.

Tính hệ số nén tín hiệu Mode chung của tầng khuếch đại cuối trong trường hợp cơng tắc S2 ở vị trí 2 theo số liệu đo được (với tất cả các trường hợp của cơng tắc).

II MẠCH KHUẾCH ĐẠI CÁCH LY QUANG

1 Mục đích

 Khảo sát mạch khuếch đại cách ly quang

 Tính hệ số khuếch đại của mạch theo lý thuyết và theo thực nghiệm So sánh hai kết quả

2 Các thiết bị cần dụng trong bài thí nghiệm, gồm:

 Máy phát tín hiệu tần thấp (Sin, xung vuơng) cĩ dải tần từ 20Hz đến 20KHz

Mạch khuếch đại cách ly quang sử dụng 2 phần tử photocouple để cách ly tín hiệu điện giữa hai tầng khuếch đại Tín hiệu điện áp ra của bộ khuếch đại IC1 được chuyển đổi thành tín hiệu quang nhờ photocouple OC1, sau đĩ tín hiệu quang được biến đổi lại thành tín hiệu điện nhờ photocouple OC2

Sơ đồ nguyên lý tổng quát của mạch khuếch đại cách ly quang

R 2

O C 2

O C 1

I b

-+

U A 7 4 1 3

2 6

I N

R b A

+ E

U v

R 3 + E

I a

R a

U r

O U T B

R 1

-+

U A 7 4 1 3

2 6

Hình 5: Sơ đồ nguyên lý tổng quát của mạch khuếch đại cách ly quang

Trang 6

Dịng Ia và Ib được tính như sau:

a

v a

A

R

U R

U

Ia  ;

b

r b

B

R K

U R

U

khi Ia = Ib ta cĩ v

a

b

R

R K

U 

Từ đây ta tính được hệ số khuếch đại:

b v

a r

R U

K 

4 Nội dung thí nghiệm

Sơ đồ nguyên lý

Mạch khuếch đại cách ly quang (Optoisolation Amplifier)

R 2 3

1 K

C 1

1 n F

- E 1

-+

U A 7 4 1 3

2 6

7 1

4 5

I N

+ E 1

- E 2

- E 1

V R 4

5 k

+ E 1

R 1 9

1 0 K

R 2 1

1 0 K

+ E 2

R 2 4

1 0 K

-+

U A 7 4 1 3

7 1

4 5

O U T

+ E 2

B

R 2 2

1 0 K

R 2 0

1 0 K

- E 2

Hình 6: Sơ đồ nguyên lý mạch khuếch đại cách ly quang

Các bước thí nghiệm

 Bật cơng tắc nguồn xoay chiều về vị trí ON

 Bật cơng tắc nguồn một chiều của mạch khuếch đại cách ly quang về vị trí ON

 Đưa tín hiệu Uv cĩ biên độ 500mV, tần số 1.000Hz từ máy phát vào đầu vào IN

 Mắc que đo CH1 của Oscilloscope vào đầu IN, kênh CH2 vào đầu OUT của mạch

a Để biến trở VR4 ở vị trí min (cận trái) sau đĩ tăng dần biến trở về max (cận phải) Quan sát dạng tín hiệu ra trên màn hình Oscilloscope Vẽ dạng tín hiệu ra ứng với sự thay đổi của biến trở VR4 tại một số vị trí

b Để biến trở VR4 ở vị trí gần min, tăng dần biên độ tín hiệu vào Quan sát trên màn hình Oscilloscope Hãy vẽ dạng Ur, đo biên độ Uv và Ur

Để biến trở VR4 ở vị trí gần max, tăng dần biên độ tín hiệu vào Quan sát trên màn hình Oscilloscope Hãy vẽ dạng Ur, đo biên độ Uv và Ur

Vẽ dạng tín hiệu, đo biên độ Uv và Ur trong các trường hơp a và b.

Tính hệ số khuếch đại của mạch theo thực nghiệm và so sánh với lý thuyết.

Giải thích sự méo dạng tín hiệu khi thay đổi biến trở VR4.

Trang 7

BÀI 2: CÁC DẠNG MẠCH LỌC

I MẠCH LỌC THƠNG THẤP

1 Mục đích

 Tìm hiểu nguyên lý làm việc, khảo sát đặc tuyến tần số của mạch lọc thơng thấp bậc 2 (2 cực) sử dụng IC thuật tốn – IC 741

 Máy phát tín hiệu (dạng hình sin) tần số thấp cĩ dải tần từ 20Hz đến 20KHz

Mạch lọc thơng thấp được thiết kế để cho qua tất cả các tần số cĩ giá trị nhỏ hơn tần số cắt (fc), ngược lại với các tần số lớn hơn tần số cắt fc sẽ bị triệt tiêu Hình vẽ dưới đây mơ tả đặc tuyến tần số lý tưởng và đặc tuyến tần số thực tế của một bộ lọc thơng thấp

a) Đặc tuyến lý tưởng b) Đặc tuyến thực tế

Hình 1: Đặc tuyến lý tưởng và thực tế của bộ lọc thơng thấp Trong bộ thí nghiệm, chúng ta khảo sát mạch lọc thơng thấp ButterWorth 2 cực (bậc 2) Ở đây ta bắt gặp thuật ngữ “cực”, số cực ở trong các bộ lọc được xác định bằng số lượng mạch RC

ở trong mạch lọc Đối với bộ lọc ButterWorth, mỗi cực ứng với độ dốc của đặc tuyến là 20dB/decade

Yêu cầu về hệ số truyền đạt của mạch lọc thơng thấp bậc 2 – ButterWorth là K<1.586, tần số cắt fc được định nghĩa là tần số mà tại đĩ hệ số truyền đạt của mạch lọc giảm giảm đi 2 lần (hay -3dB)

4 Nội dung bài thí nghiệm

4.1 Sơ đồ mạch nguyên lý

Dưới đây là sơ đồ nguyên lý mạch lọc thơng thấp bậc 2 (2 cực) với hai mắt lọc RC, đĩ là

R25-C5, R26-C4 và tần số cắt của mạch là:

5 4 26 25

2

1

C C R R

fc





Và hệ số truyền đạt của mạch được tính như sau: K = 1 + R28/R27

fB

fC

K(dB)

f

-3dB

fC

f

fB K

Trang 8

R 2 7

1 0 K

R 2 5

1 0 K

- 1 2 V

-+

3

R 2 6

1 0 K

C 4

0 0 1

R 2 8 2 7 K

C 5

0 0 2

+ 1 2 V

Hình 2: Sơ đồ nguyên lý mạch lọc thơng thấp bậc 2

4.2 Các bước tiến hành thí nghiệm

 Bật cơng tắc xoay chiều về vị trí ON

 Bật cơng tắc nguồn một chiều về vị trí ON

 Nối máy phát tín hiệu và kênh CH1 của Oscilloscope vào đầu vào IN của mạch (thiết lập tín hiệu vào cĩ biên độ 1 VPP)

 Mắc kênh CH2 của Oscilloscope vào đầu OUT của mạch điện

 Thay đổi tần số tín hiệu vào (fv) từ 50Hz đến 2KHz và quan sát tín hiệu ra (Ur) trên màn hình Oscilloscope trong dải tần từ 50Hz đến 2KHz

Lưu ý: khảo sát kỹ vùng tần số mà biên độ tín hiệu ra thay đổi.

5.1 Tính hệ số truyền đạt K và tần số cắt fc của mạch lọc theo cơng thức lý thuyết với các giá trị linh kiện cho trong mạch.

5.2 Vẽ đặc tuyến tần số của mạch lọc theo các giá trị tần số và biên độ đã đo được theo hai dạng sau:

Trong đĩ:

v

r

U

K  ; K dB = 20logK

5.3 Tính hệ số truyền đạt K và tần số cắt fc theo đồ thị thực nghiệm.

5.4 So sánh đặc tuyến tần số vừa vẽ được với đặc tuyến tần số trong lý thuyết Giải thích sự sai số giữa lý thuyết và thực nghiệm.

II MẠCH LỌC THƠNG CAO

1 Mục đích

fV (Hz)

K

fV (Hz)

KdB

Trang 9

 Tìm hiểu nguyên lý làm việc, khảo sát đặc tuyến tần số của mạch lọc thơng cao bậc 2 (2 cực) sử dụng IC thuật tốn – IC 741

Mạch lọc thơng cao được thiết kế để cho qua tất cả các tần số cĩ giá trị lớn hơn tần số cắt (fc), ngược lại với các tần số nhỏ hơn tần số cắt fc sẽ bị triệt tiêu Hình vẽ dưới đây mơ tả đặc tuyến tần số lý tưởng và đặc tuyến tần số thực tế của một bộ lọc thơng cao

Hình 1: Đặc tuyến lý tưởng và thực tế của bộ lọc thơng cao Trong bộ thí nghiệm, chúng ta khảo sát mạch lọc thơng cao ButterWorth bậc 2, với hệ số truyền đạt của mạch lọc K<1.586, fc là tần số cắt của mạch

4 Nội dung bài thí nghiệm

Sơ đồ mạch nguyên lý

Hình 2: Sơ đồ nguyên lý mạch lọc thơng cao bậc 2 Trên đây là sơ đồ nguyên lý mạch lọc thơng cao bậc 2 với hai mắt lọc RC, đĩ là R29-C8, R30

-C7 và tần số cắt của mạch là:

8 7 30 29

2

1

C C R R

fc





Và hệ số truyền đạt của mạch được tính như sau: K = 1 + R31/R32

Các bước tiến hành thí nghiệm

 Bật cơng tắc xoay chiều về vị trí ON

 Bật cơng tắc nguồn một chiều về vị trí ON

 Nối máy phát tín hiệu và kênh CH1 của Oscilloscope vào đầu vào IN của mạch (thiết lập tín hiệu vào cĩ biên độ 1 VPP)

R32 10K

R30

15K

-12V

-+ 3

R29 33K

C8

0.01uF

IN

OUT

R31 2.7K

C7

0.01uF

+12V

fC

K(dB)

f

-3dB

K

Trang 10

 Mắc kênh CH2 của Oscilloscope vào đầu OUT của mạch điện

 Thay đổi tần số tín hiệu vào (fv) từ 50Hz đến 2KHz và quan sát tín hiệu ra (Ur) trên màn hình Oscilloscope Hãy ghi lại giá trị tần số và biên độ tín hiệu ra (Ur) trên màn hình Oscilloscope trong dải tần từ 50Hz đến 2KHz

Lưu ý: khảo sát kỹ vùng tần số mà biên độ tín hiệu ra thay đổi.

Tính hệ số truyền đạt K và tần số cắt fc của mạch lọc theo cơng thức lý thuyết với các giá trị linh kiện cho trong mạch.

Vẽ đặc tuyến tần số của mạch lọc theo các giá trị tần số và biên độ đã đo được theo hai dạng sau:

Trong đĩ:

v

r

U

K  ; K dB = 20logK

Tính hệ số truyền đạt K và tần số cắt fc theo đồ thị thực nghiệm.

So sánh đặc tuyến tần số vừa vẽ được với đặc tuyến tần số trong lý thuyết Giải thích sự sai số giữa lý thuyết và thực nghiệm.

fV (Hz)

K

fV (Hz)

KdB

Trang 11

III MẠCH LỌC THƠNG DẢI

1 Mục đích

 Tìm hiểu nguyên lý làm việc, khảo sát đặc tuyến tần số của mạch lọc thơng dải nhiều vịng hồi tiếp sử dụng IC thuật tốn - IC741

2 Các thiết bị cần dùng trong bài thí nghiệm

Mạch lọc thơng dải là mạch được tạo ra bằng cách ghép mạch lọc thơng thấp với mạch lọc thơng cao Đặc tuyến tần số của mạch được đặc trưng bởi tần số trung tâm f0 và dải thơng fB Khi tần số đưa vào mạch mà nhỏ hơn tần số cắt fC1 và lớn hơn tần số cắt fC2 thì bị triệt tiêu Ngược lại, trong dải tần từ fC1 đến fC2 thì tần số được cho qua Hình vẽ dưới đây mơ tả đặc tuyến tần số lý tưởng và đặc tuyến tần số thực tế của một bộ lọc thơng dải

Hình : Đặc tuyến lý tưởng và thực tế của một bộ lọc thơng dải

Mạch lọc thơng dải bậc hai dùng nhiều vịng hồi tiếp, sử dụng trong thí nghiệm là loại mạch lọc ButterWorth bậc 2 nhiều vịng hồi tiếp, dải thơng fB = fC2 – fC1, fC1 : tần số cắt ở phía tần thấp (khi K giảm đi 2 lần), fC2 : tầnsố cắt ở phía tần cao (khi K giảm đi 2 lần)

4 Nội dung thực hành

Sơ đồ mạch nguyên lý

Hình: Sơ đồ nguyên lý mạch lọc thơng dải Trên đây là sơ đồ nguyên lý mạch lọc thơng dải nhiều vịng hồi tiếp

Hệ số truyền đạt của mạch được tính bởi cơng thức:K  2 R R.35

R33 10K

-12V

-+

3

2

6

R34 10K

C9

0.068m

R35 27K

C10 203uF

+12V

f0 fC2

fB

fC1

f

K

f

fB

f0 fC2

fC1

K(dB)

-3dB

Định dạng
Số trang	14
Dung lượng	244,5 KB