Chap 13 digital circuits

2 đầu vào R và S dùng để thay đổi trạng thái của flip-flop theo quy luật trong bảng chân lý.. - Nếu chỉ nhìn ở đầu ra thì có thể coi như hoạt động ở sườn xung dương ký hiệu tam giác ở c

Chap 13 Digital Circuits

Trịnh Tuấn Dương – KTM – GTVT Email: tuanduong_ms@yahoo.com trinhtuanduong@utc.edu.vn

13.1 Các mạch logic cơ bản

Cổng đảo NOT

Cổng đảo NOT

Cổng AND

Cổng AND – IC 74HC08

Cổng AND với n ngõ vào

Cổng OR

Cổng OR

Cổng OR – IC 74HC32

Cổng OR với n ngõ vào

Cổng NAND

Cổng NAND – IC 74HC00

Cổng NAND n ngõ vào

- Flip-flop có thể lưu giữ 1 trong 2 trạng thái 0 hoặc

1 cho đến khi có điều kiện thích hợp làm nó lật trạng thái Do đó, flip-flop có thể hoạt động như một phần tử ghi nhớ

- Mỗi flip-flop có 2 đầu ra, mỗi đầu ra lại đóng vai trò như một đầu vào của đầu ra kia

RS Flip-flop

Q được gọi là trạng thái của flip-flop Ví dụ, khi Q

=1 thì trạng thái của Flip-flop là 1

2 đầu vào R và S dùng để thay đổi trạng thái của

flip-flop theo quy luật trong bảng chân lý Với:

- Present state: Giữ nguyên trạng thái hiện tại

- Reset: Trạng thái của ff về 0

- Set: Trạng thái của ff thành 1

- S và R =1: Trạng thái này không được cho

phép vì khi đó ff vừa set vừa reset 1

Giản đồ thời gian của RS FF

Lưu ý: RS FF hoạt động theo mức Nghĩa là RS FF được set hay reset chỉ khi các chân S và R đã đạt đến trạng thái của nó Vì vậy, ở đây sự thay đổi trạng thái của FF được vẽ lệch một chút so với trạng thái của chân R

và S

Cấu tạo RS FF

RS FF có thể được tạo thành từ các cổng logic Như trên hình hoặc dùng 4 cổng NAND

Ví dụ 13.1

Xác định đầu ra của RS FF khi chuỗi xung đầu vào được cho như sau:

Lời giải:

RS FF mở rộng

- Thêm chân Enable, chân này khiến cho các chân S,

R chỉ có thể hoạt động khi E =1 Vì vậy, nếu tín hiệu

chân E là dạng clock, có thể hiểu là RS FF bây giờ đã

được đồng bộ hóa ( synchronyzed)

- Thêm chân P và C 2 chân này có tác dụng tại mọi

thời điểm Chân P cho phép set RS FF =1 Chân R có

tác dụng reset RS FF

RS FF mở rộng- Giản đồ thời gian

RS FF mở rộng- Chốt dữ liệu ( Data latch)

Trong mạch này, chân R luôn là tín hiệu đảo của chân S Điều này có tác dụng sau:

- Giảm thiểu số chân cần điều khiển

- Tránh tình trạng xung đột khi 2 chân R và S cùng ở mức 1

Mạch được gọi là chốt dữ liệu vì khi chân Enable ở 0, đầu ra Q giữ nguyên trạng thái của chân D trước đó

D Flip - Flop

- Được tạo thành từ 2 RS FF

- Có tín hiệu clk gắn vào như trên

- Nếu chỉ nhìn ở đầu ra thì có thể coi như hoạt động ở sườn xung dương ( ký hiệu tam giác ở chân CLK của divice symbol Bảng chân lý tóm gọn:

Negative edge JK Flip-Flop

Lưu ý: Khi J=K =1 thì đầu ra

sẽ lật trạng thái liên tục khi

có sườn âm của xung CLK (

Ký hiệu tròn, tam giác trước CLK ở device symbol cho biết là FF hoạt động ở sườn âm)

Negative edge JK Flip-Flop timing diagram

Exp Dual JK Flip-flop 74LS73

T Flip-Flop

Là JK FF có chân J và K nối với nhau thành 1 chân T

BỘ ĐẾM (DIGITAL COUNTERS)

- Một trong những ứng dụng của FF là dùng làm counters

- Một counter có nhiều trạng thái khác nhau, và khi counter đạt đến trạng thái cuối cùng, nó sẽ reset và đếm lại từ đầu

- Counter cũng có thể được tùy chỉnh để đếm đến một giá trị xác định nào đó Ví

dụ trong hình này, nhờ việc nối thêm cổng AND, counter sẽ đếm đến 9 rồi reset

Phân loại bộ đếm (Digital

counters)

Bộ đếm nối tiếp

- Khái niệm:

+ Gồm các TFF và JKFF được ghép nối tiếp với nhau

+ Các ngõ ra thay đổi trạng thái không đồng thời với tín hiệu Ck

- Phân loại:

+ Đếm lên

+ Đếm xuống

+ Đếm Modulo M ( Đếm số bất kz, khác 2^n)

Bộ đếm nối tiếp – Đếm lên

Gồm 2 loại:

- Tín hiệu Ck tác động theo sườn xuống Các FF ghép theo quy luật:

- Tín hiệu Ck tác động theo sườn lên Các FF ghép theo quy luật:

- Với T luôn ở mức Logic 1 và ngõ ra của TFF trước nối với ngõ vào của TFF sau

Bộ đếm nối tiếp – Đếm lên- Sườn xuống

( Ví dụ: Bộ đếm 4 tiến)

Khi chân Clr= 0 thì ngõ ra Q của FF bị reset về 0

Bộ đếm nối tiếp – Đếm lên- Sườn lên

( Ví dụ: Bộ đếm 4 tiến)

Bộ đếm nối tiếp – Đếm lùi

Gồm 2 loại:

- Tín hiệu Ck tác động theo sườn xuống Các FF ghép theo quy luật:

- Tín hiệu Ck tác động theo sườn lên Các FF ghép theo quy luật:

- Với T luôn ở mức Logic 1 và ngõ ra của TFF trước nối với ngõ vào của TFF sau

Bộ đếm nối tiếp – Đếm lùi- Sườn xuống

( Ví dụ: Bộ đếm 4 lùi)

Bộ đếm nối tiếp – Đếm lùi- Sườn lên

( Ví dụ: Bộ đếm 4 lùi)

Đếm modulo M ( ví dụ mạch đếm 5 tiến, nối tiếp)

Nguyên lý: Khi đếm đến 5, thì đầu ra là 101 Vì vậy, ta dùng 2 tín hiệu 1 làm đầu vào cho mạch AND hoặc NAND của chân reset ( clr) tùy theo mức hoạt động của chân này

Đếm modulo M ( ví dụ mạch đếm 5 tiến, nối tiếp, xóa

tự động)

Nguyên lý:

- Muốn khi bắt đầu, hệ đếm từ 0 thì ta cần xóa ngay lúc khởi động

- Vì tụ có thời gian nạp nhất định, nên khi khởi động, điện áp trên tụ

được nạp dần và chưa đạt đến giá trị Vcc nên chân Clr hoạt động,

mạch bị reset về 0

- Khi tụ nạp đầy, thì không còn tác dụng reset nữa Mạch chỉ reset khi

đầu ra mạch Nand =0

Đếm modulo M ( ví dụ mạch đếm 5 tiến, nối tiếp, xóa

tự động và bằng tay)

Bộ đếm trên có nhược điểm là reset tự động được 1 lần lúc đầu Vì vậy, muốn xóa bằng tay, ta phải thêm vào một công tắc Công tắc có tác dụng làm mạch AND thứ 1 bằng 0 bất kz lúc nào ta muốn