Tìm hiểu PCI express BUS

Các tín hiệu địa chỉ giúp CPU chọn được ô nhớ cần đọc/ghi hoặc thiết bị vào ra cần trao đổi dữ liệu.. - Các bus địa chỉ, dữ liệu và điều khiển thường phối hợp cùng tham giatruyền dẫn các

Trang 1

BÀI TIỂU LUẬN

MÔN: KIẾN TRÚC MÁY TÍNH

Giảng viên hướng dẫn : Phạm Văn Cường

Trang 2

MỤC LỤC

Trang 3

Danh mục bảng biểu Danh mục hình ảnh

Trang 4

1 Giới thiệu về BUS,PCI

1.1 BUS

- Bus là một hệ thống con (subsystem) có nhiệm vụ truyền dữ liệu giữacác bộ phận trong máy tính Một hệ thống bus thường gồm ba thànhphần: bus địa chỉ, bus dữ liệu và bus điều khiển

- Bus địa chỉ (Address Bus – A Bus) là bus một chiều có nhiệm vụ truyềncác tín hiệu địa chỉ phát hành bởi CPU đến bộ nhớ hoặc các thiết bị vào

ra Các tín hiệu địa chỉ giúp CPU chọn được ô nhớ cần đọc/ghi hoặc thiết

bị vào ra cần trao đổi dữ liệu

- Bus dữ liệu (Data Bus – D Bus) là bus hai chiều có nhiệm vụ truyền cáctín hiệu dữ liệu đi và đến CPU Dữ liệu được bus dữ liệu chuyển từ CPUđến bộ nhớ hoặc thiết bị vào ra và ngược lại

- Bus điều khiển (Control Bus – C Bus) là bus một chiều theo một hướng,

có nhiệm vụ truyền các tín hiệu điều khiển từ CPU đến bộ nhớ hoặc thiết

bị vào ra, và truyền các tín hiệu trạng thái từ bộ nhớ hoặc thiết bị vào ra

về CPU

- Các bus địa chỉ, dữ liệu và điều khiển thường phối hợp cùng tham giatruyền dẫn các tín hiệu địa chỉ, dữ liệu và điều khiển trong quá trìnhCPU trao đổi thông tin với bộ nhớ hoặc các thiết bị vào ra

Trang 5

PCI (tiếng Anh: Peripheral Component Interconnect) trong khoa học máy tính

là một chuẩn để truyền dữ liệu giữa các thiết bị ngoại vi đến một bo mạch chủ (thôngqua chip cầu nam)

Bảng 1.1: Các thế hệ PCI hiện có

rộngbus

Xungnhịp(Mhz)

Dữ liệuchuyển trong

1 xung

Băng thông(MB/s)

Thị trường

Hình 1.2 Khe PCI

Chuẩn PCI đầu tên do Intel phát triển là Version 1.0 kết hợp với kiểu PCI localbus 2.0 do SEG(Special Interest Group) giới thiệu tháng 5 năm 1993,ngay sau khi rađời chuẩn PCI đã thống trị các khe giao tiếp của các phần mở rộng máy tính như cardhình ,card mạng,card tiếng,ổ cứng…Khe PCI chiếm vị trí chủ đạo trên các bo mạchchủ thời đó

Trang 6

Hình 1.3 Bo mạch chủ với 9 khe PCI 1.3 Hạn chế của PCI bus

1.3.1 Tốc độ kết nối hạn chế

PCI lần đầu tiên được giới thiệu hoạt động ở xung nhịp 33Mhz trên bus 32bithoặc 64 bit Trên lí thuyết có thể đạt được tốc độ 266 MB/s Sau đó năm 1999 PCI-Xhoạt động tối đa trên bus 64 bit, xung nhịp 133MHz ra đời đã giúp giải quyết vấn đềbăng thông

Không như mong đợi, PCI-X có băng thông lớn hơn ra đời lại chỉ được sử dụngtrên các máy chủ chiếm 15% thị phần, 85% thị phần còn lại là desktop và mobile thìvẫn sử dụng trên hệ thống sử dụng bus 32/64 bit, 33Mhz

Cho tới ngày này, xung nhịp của vi xử lí đã tăng rất nhanh và đạt ngưỡng trên 3Ghz Do đó với xung nhịp thấp như vậy thì PCI không thể đáp ứng được tốc độ truycập thông tin của vi xử lí, gây hiện tượng thắt cổ chai tại quá trình truyền tải dữ liệuvới thiết bị ngoại vi

1.3.2 Không có khả năng truyền dữ liệu đồng bộ không gian thực

- Trong truyền dữ liệu, tín hiệu đồng bộ thời gian thực là một tín hiệutrong đó khoảng thời gian giữa hai khoảnh khắc quan trọng bất kì là

Trang 7

bằng nhau và bằng khoảng đơn vị hoặc nhiều của khoảng đơn vị (ví dụ:

dữ liệu đa phương tiện như video hoặc âm thanh)

- Kể từ khi ra đời, kiến trúc của PCI không xác định một cơ chế hỗ trợtruyền dữ liệu đồng bộ thời gian thực Lí do vì khi đó ứng dụng của loạitruyền dữ loại này rất ít và băng thông yêu cầu không cao khi so sánh vớibăng thông của PCI nguyên thủy

- Ngày nay, dữ liệu dạng đồng bộ thời gian thực xuất hiện nhiều, đặc biệtvới video và audio không nén, thì kết nối chậm như PCI đã bộc lộ rõnhiều yếu điểm Có thể kết luận rằng PCI được thiết kế ra không dànhcho truyền dữ liệu đồng bộ thời gian thực

1.3.3 Không có khả năng đáp ứng nhu cầu I/O trong tương lai

Ngay từ khi phát triển, PCI đã không được trang bị tốt để đáp ứng cho nhu cầuI/O của tương lai Các phần mềm, ứng dụng đã phát triển đáng kể trong những nămqua và tiếp tục phát triển trong những năm tới Vi xử lý ngày càng trở nên mạnh hơn

và các nhà phát triển ứng dụng cần giao diện I/O mạnh để đáp ứng nhu cầu xử lý củaCPU Về phần cứng, PCI không được thiết kế cho các thế hệ công nghệ silicon tiếptheo vì mức điện áp của PCI Do đó những khó khăn này làm cho PCI không thể tiếptục đáp ứng cho yêu cầu I/O trong tương lai

2 Giới thiệu về PCI Express Bus

- Vào mùa hè năm 2001 Intel phát triển công nghệ mới gọi là thế hệ thứ 3cho thiết bị vào ra gọi là PCI Express Khác với bus AGP (hay hầu hết tất

cả các bus của ngày trước)truyền dữ liệu theo kiểu song song, PCI truyền

dữ liệu theo kiểu nối tiếp Chuyền dữ liệu theo kiểu nối tiếp chỉ truyềnđược 1 bit/1 xung trong khi chuyền dữ liệu theo kiểu song song truyềnđược nhiều bit/1 xung Có thể mọi người sẽ nghĩ ngay rằng như thếtruyền dữ liệu theo kiểu song song phải nhanh hơn truyền dữ liệu theokiểu nối tiếp Nhưng có một vấn đề lớn đối với truyền song song là khitruyền dữ liệu ở xung nhịp cao thì sẽ gây ra hiện tượng nhiễu sóng từtrường xen kẽ Dẫn đến tăng thời gian trễ

- Ví dụ như khe PCI có 32 dây truyền Trong một xung sẽ truyền được 32bits Tuy nhiên bus PCI ko thể truyền đi với xung nhịp cao được vì khitruyền với xung nhịp cao thì sẽ gây ra hiện tượng nhiễu sóng Xung nhịp

Trang 8

càng cao sự nhiễu sóng càng lớn dẫn đến sai lệch về thông tin Khi đóthiết bị nhận được thông tin ko đầy đủ (ví dụ rơi rụng mất 2 bits trênđường, chỉ còn nhận được 30 bits) và lại phải đợi nhận lại thông tin lần 2hoặc vài lần mới nhận được đầy đủ thông tin chính xác Vì vậy sẽ tăngthời gian trễ lên rất nhiều.

- Một vấn đề nữa là truyền song song thì dữ liệu đi và dữ liệu về trên cùng

1 dây dẫn,nên càng không thể cho phép truyền dữ liệu với xung nhịpcao.Vì vậy truyền dữ liệu theo kiểu nối tiếp tuy chỉ 1bit/1 xung nhưng lạiđảm bảo thông tin truyền đi nên có thể truyền ở xung nhịp cao hơn

- Bus PCIe truyền dữ liệu trên 2 cặp dây (1 đường đi và 1 đường về riêngbiệt) gọi là 1 Lane Dữ liệu truyền trên Lane được đảm bảo được độchính xác.Khi đó các nhà sản xuất mới tăng số Lane lên mà vẫn đảm bảođược độ chính xác.Mỗi Lane có thể truyền được với tốc độ max là 250MB/s (gấp đôi bus PCI).PCIe có 1 Lane thì được goi là PCIe x1.Suy raPCIe x16 có tốc độ truyền là 16x250=4000 MB/s

Hình 2.4 Phương thức truyền dữ liệu của PCI Express x2

Trang 9

Hình 2.5 Các loại PCIe

- PCI Express là một chuẩn kết nối tốc độ cao, điện áp thấp, nối tiếp giữa

2 thiết bị để 2 thiết bị trao đổi thôi tin với nhau Trên lí thuyết, PCIe cóthể đạt xung nhịp 2.500.000.000 Hz với tốc độ truyền tải gấp đôi PCI,hiệu điện thế của tín hiệu chỉ từ 0,8-1,2 V

- Không những vậy, PCIe còn sử dụng số lượng chân kết nối thấp chỉ bằng1/10 so với PCI để đạt tốc độ truyền tải tương đương

- PCI Express được thiết kế với khả năng mở rộng băng thông qua haicách để đảm bảo được yêu cầu I/O mà không phải thay đổi công nghệ,thiết bị trong một quãng thời gian Không những vậy, nó còn giúp chogiảm số thiết bị I/O trên hệ thống PCI Express cung cấp các móc đểnâng cao tần số hoạt động từ 2,5 GHz(PCIe 1.0) lên 5 GHz(PCIe 2.0) vàthậm chí là 10 GHz(PCIe 3.0)

- Như vậy tốc độ truyền cho đến PCIe đã vượt trội so với các phiên bảntrước

Trang 10

- Chiều cao: 11,65 mm.

- Chiều rộng: 8,7 mm

- Độ dày card kết nối: 1,8 mm

- Khoảng cách giữa 2 chân: 1mm

- Chiều dài: thay đổi tùy thuộc vào số lane(cho trong bảng sau)

Bảng 3.2 Kích thước của PCIe

Số lane

Phần thay đổi Tổng cộng Phần thay đổi Tổng cộng

Trang 11

S ide B

Pulled low to indicate card inserted

MCLK

T CK

SMBus and JTAG port pins

MDAT

T DI

round

T DO

3.3 V

T MS

RST#

+ 3.3 V

1 0

+ 3.3 V aux

+ 3.3 V Standby power

1 1

W AKE#

P WRGD

Link reactivation, power good.

Key notch 1

2

R eserved

G round

1 3

G round

R EFCLK+

Reference clock differential pair

1 4

H SOp(0)

R EFCLK-

Lane 0 transmit data, + and −

Trang 12

1 5

H SOn(0)

G round

1 6

G round

H SIp(0)

Lane 0 receive data, + and −

1 7

P RSNT2#

H SIn(0)

1 8

G round

G round PCI ×1 board ends at pin 18

1 9

H SOp(1)

R eserved

2 0

H SOn(1)

G round

2 1

G round

H SIp(1)

2 2

G round

H SIn(1)

2 3

H SOp(2)

G round

2 4

H SOn(2)

G round

2 5

G round

H SIp(2)

2 6

G round

H SIn(2)

2 7

H SOp(3)

G round

2 8

H SOn(3)

G round

2 9

G round

H SIp(3)

3 0

R eserved

H SIn(3)

3 1

P RSNT2#

G round

3 2

G round

R eserved PCI ×4 board ends at pin 32

3 3

H SOp(4)

R eserved

3 4

H SOn(4)

G round

3 5

G round

H SIp(4)

3 6

G round

H SIn(4)

3 7

H SOp(5)

G round

Trang 13

3 8

H SOn(5)

G round

3 9

G round

H SIp(5)

4 0

G round

H SIn(5)

4 1

H SOp(6)

G round

4 2

H SOn(6)

G round

4 3

G round

H SIp(6)

4 4

G round

H SIn(6)

4 5

H SOp(7)

G round

4 6

H SOn(7)

G round

4 7

G round

H SIp(7)

4 8

P RSNT2#

H SIn(7)

4 9

G round

G round PCI ×8 board ends at pin 49

5 0

H SOp(8)

R eserved

5 1

H SOn(8)

G round

5 2

G round

H SIp(8)

5 3

G round

H SIn(8)

5 4

H SOp(9)

G round

5 5

H SOn(9)

G round

5 6

G round

H SIp(9)

5 7

G round

H SIn(9)

5 8

H SOp(10)

G round

5 9

H SOn(10)

G round

6 0

G round

H SIp(10)

Trang 14

1 round SIn(10)

6 2

H SOp(11)

G round

6 3

H SOn(11)

G round

6 4

G round

H SIp(11)

6 5

G round

H SIn(11)

6 6

H SOp(12)

G round

6 7

H SOn(12)

G round

6 8

G round

H SIp(12)

6 9

G round

H SIn(12)

7 0

H SOp(13)

G round

7 1

H SOn(13)

G round

7 2

G round

H SIp(13)

7 3

G round

H SIn(13)

7 4

H SOp(14)

G round

7 5

H SOn(14)

G round

7 6

G round

H SIp(14)

7 7

G round

H SIn(14)

7 8

H SOp(15)

G round

7 9

H SOn(15)

G round

8 0

G round

H SIp(15)

8 1

P RSNT2#

H SIn(15)

8 2

R eserved

G round

3.3 Nguồn cấp năng lượng.

Card PCI Express cho phép điện năng tiêu thụ tối đa là 25W Card đồ họa PCIExpress 1.0 (PEG) có thể tăng công suất (từ khecắm) lên tới 75W sau khi cấu hình

Trang 15

xong (3.3V/3A + 12V/5.5A) PCIExpress 2.1 đã tăng công suất đầu ra từ một khe cắmx16 lên đến 150W dođómột số card đồ họa hiệu suất cao có thểđược chạy từ 1 khecắm điện độclập Ngoài ra, để tăng công suất, các card có thể cần thêm tối đa 3 khecắm 75W (6pin) hoặc 150W (8pin) Do đó, tổng công suất cực đại cấp cho PCIExpress có thể lên tới 75W + 3 x 150W = 525W.

4 Kiến trúc PCI Express bus

- Phần này đưa ra những kiến thức căn bản về kết nối point-to-point, cácloại thiết bị và cách các thiết bị truyền dữ liệu

- Sau đó đi sâu vào kiến trúc, ta sẽ lần lượt đi qua lớp transaction, lớp datalink, lớp vật lí

4.1 Tổng quan về kết nối point-to-point trong PCI Express

- Một cách tổng quan nhất, PCI Express là một kiểu kết nối tuần tự, to-point Một thiết bị sẽ luôn là thiết bị đầu trong cặp truyền dẫn(thiết bịkia sẽ là thiết bị cuối) và cũng luôn là thiết bị cuối trong cặp (thiết bị cònlại sẽ là thiết bị đầu) Trên mỗi hướng truyền, một thiết bị sẽ là thiết bịgửi và thiết bị còn lại sẽ là thiết bị nhận Hai hướng truyền này luônluôn tồn tại và độc lập nhau nên thiết bị PCI Express luôn luôn là thiết bịnhận và thiết bị gửi

point-Hình 4.8 Kết nối point-to-point

- Kết nối giữa hai thiết bị PCI Express gọi là một “link”, một link bao gồm

1 hoặc nhiều “lane” Một link bao gồm 1 lane thì gọi là 1x khi đó, link

và lane được coi là giống nhau Tương tự như vậy, một link 8x bao gồm

8 lane

- Một lane bao gồm 4 đường tín hiệu bao gồm 2 đường cho tín hiệu truyền

đi và 2 dường cho tín hiệu nhận Trong một lane, chỉ chứa 4 đường tínhiệu này mà không chứa bất kì đường truyền tín hiệu địa chỉ và dữ liệuriêng rẽ hoặc là tín hiệu điều khiển Do có kiến trúc như vậy nên chỉ cần

Trang 16

tăng số lane trong 1 link là có thể tăng băng thông cho kết nối, vì vậyviệc mở rộng kết nối trở nên dễ dàng.

- Các đặc điểm kĩ thuật của PCI Express đã yêu cầu những yếu tố cần thiếtcho một hệ thống máy tính toàn PCI Express bao gồm: root complex,switch, cầu PCIe-PCI, thiết bị PCI Express Thiết kế này kế thừa từ PCInhưng lại đảm bảo phát huy sức mạnh của kết nối point-to-point Môhình được thể hiện trong hình sau:

Trang 17

PCI Express PCI Express

PCI Express PCI/PCI-X

Trang 18

Hình 4.9 Mô hình thiết kế két nối point-to-point trong PCIe

- Root complex là kết nối gốc của các kết nối khác tới CPU và bộ

nhớ trong Trong các máy tính hiện nay, ta có thể coi chipset (cầu bắc

và cầu nam) chính là root complex Ngoài ra root complex có thể làGraphics & Memory Controller Hub (GMCH) hoặc kết hợp của GMCH

và I/O Controller Hub

- Switch là thiết bị có chức năng điều khiển hệ thống kết nối giữa các thiết

bị PCIe hoặc giữa các thiết bị PCIe với root complex Hoạt động chínhcủa switch là chuyển tiếp các gói tin từ thiết bị đầu tới thiết bị cuối

- Cầu PCIe-PCI là thiết bị cho phép PCI Express và PCi/PCI-X cùng tồn

tại trên hệ thống máy tính, thiết bị này phải hỗ trợ hoàn toàn công nghệPCI/PCI-X để các thiết bị này hoạt động bình thường Với cầu kết nốiPCIe-PCI, máy tính vẫn có thể hoạt động bình thường với các thiết bị cũ

mà không cần thay đổi thiết bị mới Tuy nhiên, trong tương lai khôngxa,Cầu PCIe-PCI sẽ dần bị loại bỏ khi mà các thiết bị PCI/PCI-X khôngđược sử dụng và có các thiệt bị PCI Express thay thế tốt hơn nhiều

- Thiết bị PCIe là các thiết bị kết nối với máy tính qua giao diện PCI

Express Thiết bị nào có khả năng tự truyền, nhận dữ liệu qua giao diệnPCIe Có nhiều loại thiết bị hỗ trợ như Graphic Card, card chuyển đổiPCIe-USB 3.0…

- Không giống như kết nối song song trong PCI/ PCI-X, cấu trúc gói tin

của PCI Express không bao gồm các tín hiệu điều khiển, địa chỉ, dữ liệuriêng rẽ Cấu trúc gói tin được phát triển qua 3 giai đoạn dựa trên 3 lớpđược thể hiện trong hình sau:

Trang 19

Hình 4.10 Cấu trúc gói tin PCIe

Qua mỗi lớp, gói tin được thêm vào những thành phần đặc trưng của lớp đó.Lớp Transaction tạo ra header, thêm vào lượng dữ liệu tối đa có thể truyền vàECRC(end-to-end CRC) nếu cần Lớp Data Link thêm số thứ tự và LCRC(link CRC).Lớp Vật lí thêm các Frame để truyền thích hợp cho từng thiết bị

4.2 Lớp Transaction

- Như đã đề cập trước đó, lớp Transaction là lớp cao nhất trong kiến trúclớp của PCI Express Lớp này bắt đầu quá trình chuyển yêu cầu hoặc cácgói dữ liệu từ lõi thiết bị vào giao dịch PCI Express Lớp này nhận đượcyêu cầu (như "đọc từ BIOS vị trí FFF0h") hoặc gói tin hoàn chỉnh từtrong lõi của thiết bị Đó là sau đó chịu trách nhiệm về chuyển yêucầu/dữ liệu vào một Transaction Layer Packet (TLP – gói tin của lớpTransaction) TLP đơn giản chỉ là một gói tin được gửi từ lớpTransaction của một thiết bị nào đó tới lớp Transaction của các thiết bịkhác TLP sử dụng một tiêu đề để xác định loại giao dịch mà nó là (ví

dụ, I/O so với bộ nhớ, đọc so với viết, yêu cầu so với hoàn thành…)

- Ví dụ về một yêu cầu đọc dữ liệu: thiết bị lõi tạo ra một yêu cầu đọc dữliệu với độ dài và địa chỉ xác định rồi gửi tới thiết bị PCI Express LớpTransaction chuyển đổi thông tin đó sang dạng một TLP bằng việc tạo ramột header yêu cầu đọc dữ liệu Sau đó lớp Transaction gửi TLP tới Lớp

Định dạng
Số trang	28
Dung lượng	834,19 KB