Thiết Kế Logic Số (VLSI Design)

Chương I•Các kiến thức chung nhắc lại từ Điện Tử Số •HDL & Automation Design •Các thuật toán và sơ đồ để thiết kế một số khối LSI thông dụng •Kỹ năng TK: Các khối LSI, VLSI: CLA, nhân, c

Trang 1

Thiết kế logic số (VLSI design)

Bộ môn KT Xung, số, VXL

Trang 2

Chương I

•Các kiến thức chung (nhắc lại từ Điện Tử Số)

•HDL & Automation Design

•Các thuật toán và sơ đồ để thiết kế một số khối LSI thông dụng

•Kỹ năng TK: Các khối LSI, VLSI: CLA, nhân, chia số nguyên, số thực, có dấu và không

dấu, Memory, cấu trúc CPU đơn giản.

•Bài tập lớn môn học

Chương IV

•Công nghệ FPGA

•Thiết kế FPGA trên Xilinx ISE

•Kỹ năng TK: Hiện thực hóa thiết kế ở các chương trứoc trên FPGA, lập trình giao tiếp

bằng VHDL cho các ngoại vị đơn giản : UART, PS/2, I2C, SPI, VGA/LCD.

Trang 3

Slide 2

X1 XoaiBong, 8/11/2013

X2 Quy trình TK cho IC khả trình SPLD

XoaiBong, 8/11/2013

Trang 4

Mục đích & nội dung

• Mục đích

các công nghệ thiết kế và xử lý ứng dụng cho các bài toán số

Kiến trúc tổng quan và Kiến trúc Xilinx FPGA, nắm được

nguyên lý làm việc của FPGA.

• Nội dung

3/26

Chương IV: Thiết kế mạch số trên FPGA quangkien82@gmail.com

Trang 5

Yêu cầu chuẩn bị & Tài liệu tham khảo

• Chuẩn bị bài thực hành số 1 trên FPGA tại phụ lục 4 TL[1].

• https://www.doc.ic.ac.uk/~wl/teachlocal/arch2/killasic.pdf

• http://www.deepchip.com/downloads/fpga-vs-asic.pdf

• http://www.xess.com/appnotes/fpga_tut.php

Trang 6

Khái niệm FPGA

(Xilinx.com) Field-Programmable Gate Arrays (FPGAs) are semiconductor devices that are based around a matrix of configurable logic blocks (CLBs) connected via programmable interconnects FPGAs can be reprogrammed to desired application or functionality requirements after manufacturing.

5/26

-công nghệ IC lập trình mới nhất và tiên tiến

nhất hiện nay

- quá trình tái cấu trúc IC có thể được thực

hiện bởi người dùng cuối

-Công nghệ cho phép hiện thực hóa các

thiết kế số với chi phí và thời gian hợp lý

-Công nghệ đủ mạnh để đáp ứng đa số các

ứng dụng cơ bản, thay thế các chip ASIC

chuyên dụng

- Công nghệ cho phép mở ra các giải pháp

kỹ thuật mới cho các hệ xử lý truyền thống,

thay thế bằng các hệ có khả năng tái cấu

hình mềm dẻo

Trang 7

Kiến trúc tổng quan FPGA

-Công nghệ mới cho phép tốc

độ làm việc cao-Thiết kế chuyên biệt: Hiệunăng cao hơn cấc thiết kếtruyền thống

Trang 8

Tái cấu trúc FPGA

Trang 9

Core 2 Duo 291 000 000 65 nm Intel 2006

Six core Xenon 7400 1 900 000 000 45 nm Intel 2008

10-Core Xeon 2 600 000 000 32 nm Intel 2010

Trang 10

FPGA versus SPLD & CPLD

Element cell Logic block Macrocell

Speed Vary (low) Determined (may be faster)

Resource High in logic High in memory

9/26

Trang 11

FPGA versus ASIC

Integration Very high (Up to 2 Millions gates)

-Complexity (design cost) Low Very High

Cost for small quantity Low High

Cost for small quantity High Low

Application Large class Any problems

Performance (for same

Trang 12

Kiến trúc Spartan 3E - Mục đích chung

1 Kiến trúc và các thành phần cấu tạo nên FPGA

(Spartan 3E)

2 Cơ chế nào hay cấu trúc nào cho phép hiện thực hóa

các chức năng logic (hàm logic) trên FPGA?

11/26

Trang 13

Kiến trúc Spartan 3E

Trang 14

CLB-Phân bố

13/26

CLB: Cấu tạo từ 4 SLICEs

Trang 15

Phân bố Slices trong CLB

SLICE: SLICEM và SLICEL : Tại sao không thiết kế tất

cả là SLICEM?

Trang 16

Phân bố tài nguyên trong SLICEM và SLICEL

15/26

Trang 17

Slice- detail

Trang 18

LUT – phân bố

17/26

LUT: Khối logic khả trình có thể thực hiện một hàm

logic bất kỳ 4 đầu vào một đầu ra Y= F(X1, X2, X3, X4)

Y, Xi ∊ {0,1}

Trang 19

LUT – nguyên lý làm việc

LUT: Làm thế nào để thực thi được hàm logic bất kỳ?

Trang 20

Wide-multiplexer – Bộ chọn kênh mở rộng

19/26

nhiều hơn 4 đầu vào?

Trang 21

Wide-multiplexers-nguyên lý

Trang 22

Tổng kết

21/26

trúc được bởi người dùng cuối

3 Ứng dụng cho lớp các bài toán thiết kế số

chuyên biệt đòi hỏi tài nguyên và tốc độ, hiệu năng cao.

4 Thành phần FPGA: IOB, CLB, DCM,

Multiplier, Block RAM.

Trang 23

Yêu cầu chuẩn bị

1 Đọc trước TL[1], tr95-237: Chương IV

2 Xem trước slide bài giảng số 4.2 tại địa chỉ:

so

https://sites.google.com/site/bmvixuly/thiet-ke-logic-3 https://dl.dropbox.com/u/68634585/lecture/lecture4.2.

pptx

4 Đọc thêm TL[7] tr 1-116

5 Bố trí thực hiện bài thực hành số 1 trên FPGA và

chuẩn bị bài số 2 (tại phụ lục 4 TL[1])

6 Trả lời các câu hỏi trắc nghiệm sau bài giảng này.

Trang 24

Trắc nghiệm

Câu 1: Mô tả nào sau đây đúng nhất với kiến trúc của FPGA:

A Ma trận cổng logic, có thể kết nối khả trình với nhau

B Ma trận các khối logic khả trình có khả năng kết nối với nhau tùy ý

thông qua hệ thống kết nối khả trình

C Mảng các phần tử logic khả trình được kết nối với nhau thông qua

ma trận các đường kết nối khả trình

D Ma trận các phần tử logic khả trình được điều khiển bởi các giá trị

trong SRAM để kết nối với nhau

23

Trang 26

Trắc nghiệm

Câu 3: Tại sao trong SLICE lại thiết kế một nửa là SLICEL Một nửa là SLICEM mà không thiết kế tất cả là SLICEM?

A Để tiết kiệm tài nguyên logic vì SLICEM có kích thước lớn và độ phức tạp cao

B Để tối ưu năng lượng tiêu thụ trong chip FPGA

C Để tối ưu về mặt tốc độ thực thi các khối logic vì SLICEL có cấu trúc đơn giản

D Để tối ưu hệ số sử dụng tài nguyên trong FPGA vì thông thường trong các khốiThiết kế phần logic tổ hợp chiếm tỷ lệ lớn hơn phần nhớ

25

Trang 27

Trắc nghiệm

Câu 4: Cấu hình của FPGA khi hoạt động được lưu ở

đâu?

A Trong khối ROM

B Trong khối Block RAM

C Lưu trên máy tính và khi thực thi mới được nạp vào FPGA

D Lưu trong các SRAM nằm phân tán bến trong FPGA

Trang 28

Trắc nghiệm

Câu 5: Xuất phát từ cơ sở nào để xây dựng khối LUT

trên FPGA cho phép thực hiện hàm bất kỳ 4 đầu vào

Trang 29

Trắc nghiệm

Câu 6: Bản chất của khối LUT là

A Một khối logic đa năng có khả năng thực hiện mọi hàm logic

B Một khối logic khả trình có khả năng thực hiện mọi hàm logic

C Khối logic khả trình với cấu tạo cơ bản là một multiplexer

cỡ lớn có 16 đầu vào 1 đầu ra, 4 đầu vào chọn kênh

D Khối logic khả trình có khả năng thực hiện hàm 4 đầu vào bất

kỳ

Trang 30

Trắc nghiệm

Câu 7: Vai trò của bộ chọn kênh mở rộng:

B Để mở rộng các khối logic chức năng

C Để chọn kênh cho các đối tượng mở rộng

D Để chọn giữa các đầu ra của khối LUT trước khi đẩy ra ngoài cổng vào ra của SLICE

29

Định dạng
Số trang	30
Dung lượng	2,93 MB