thiết kế mạch khoá điện tử dùng AT89C52

Trước hết xin giới thiệu một số tính năng của họ vi điều khiển 8051 lưu ý lànhững tính năng này là của của vi điều khiển 8051 kinh điển: - CPU 8bit được thiết kế tối ưu cho các ứng dụng

LỜI MỞ ĐẦU

Trong một xã hội hiện đại, sự phát triển của nghành điện tử viễn thông là mộtyêu cầu không thể thiếu để thúc đẩy nền kinh tể phát triển và góp phần nâng cao đờisống xã hội

Ngày nay, trên thế giới, điện tử viễn thông vẫn không ngừng phát triển với tốc

độ rất cao và thâm nhập ngày càng sâu vào tất cả các lĩnh vực của đời sống xã hội.Cùng với sự phát triển đó, nghành điện tử viễn thông Việt Nam cũng đang nỗ lực hếtsức trên con đường tìm chỗ đứng cho mình Trong đó, lĩnh vực bảo mật là một mảnglớn mà chúng ta cần quan tâm Chính vì thế, với mục đích làm quen bước đầu với việcthiết kế mạch điện tử nói chung và với hệ thống an toàn, bảo mật nói riêng, chúng emchọn đề tài “ hệ thống khóa điện tử” để nghiên cứu và thực hiện Hệ thống này chophép ta quản lí và hạn chế được số người mở khóa, hay rộng hơn là ra vào những khuvực cần bảo mật Đề tài tuy không lớn, song về nguyên lí thì có thể phát triển thànhcác ứng dụng quản lí theo thẻ từ, mã vạch,, vân tay… mà hiện nay đang rất cần thiết

Vì thế, đối với chúng em đây là bước cơ sở để nghiên cứu những ứng dụng lớn hơnsau này

Trong quá trình thực hiện đề tài, chúng em xin chân thành cảm ơn thầy giáoNguyễn Xuân Tiến đã hướng dẫn tận tình và giải quyết những khó khăn mà chúng emgặp phải Tuy đã cố gắng song do những hạn chế về thời gian tìm hiểu, kiến thức cũngnhư kinh nghiệm thực tế nên chúng em không tránh khỏi nhiều thiếu sót Chúng em rấtmong nhận được những ý kiến đóng góp của thầy cô và các bạn để đề tài của chúng

em được hoàn thiện hơn, với nhiều chức năng và phát triển, nâng cấp hiện đại hơn

Em xin chân thành cảm ơn !

PHẦN I: CƠ SỞ LÝ THUYẾT

I GIỚI THIỆU TỔNG QUAN VỀ HỌ 8051 (AT89C52)

Vi điều khiển 8051 là một trong những họ vi điều khiển 8bit thông dụng nhấttrên thế giới Vi điều khiển này được chế tạo lần đầu tiên bởi hãng Intel, sau đã đượccác hãng khác chế tạo dưới dạng các dẫn xuất khác nhau Các dẫn xuất này đều cóchung một kiến trúc giống với vi điều khiển 8051 kinh điển Thêm vào đó, tùy theotừng loại mà các chip dẫn xuất được tích hợp thêm các ngoại vi khác nhau (như ADC,SPI, EEPROM, capture/compare channels…), tính năng cũng được nâng cao để phùhợp với các ứng dụng ngày càng phức tạp

Trước hết xin giới thiệu một số tính năng của họ vi điều khiển 8051 (lưu ý lànhững tính năng này là của của vi điều khiển 8051 kinh điển):

- CPU 8bit được thiết kế tối ưu cho các ứng dụng điều khiển

- Có khả năng xử lý bit logic

- Không gian bộ nhớ chương trình 64Kbyte

- Không gian bộ nhớ dữ liệu 64 Kbyte

- Tích hợp 8Kbyte bộ nhớ chương trình trên chip

- Tích hợp 128byte bộ nhớ RAM trên chip

- Có 32 đường vào/ra 2 chiều có thể định địa chỉ đến từng bit

- Tích hợp 03 timer 16bit

- Tích hợp UART song công

- Cấu trúc ngắt với 06 nguồn/05 vector ở 02 mức ưu tiên khác nhau

- Tích hợp mạch bộ dao động trên chip

1 Cấu trúc phần cứng của IC 89C52

IC AT89C52 là vi điều khiển do hãng Intel của Mỹ sản xuất Các đặc điểm của

IC AT89C52 được tóm tắt như sau :

 8 KB EPROM bên trong

 256 Byte ngoài

 4 Port xuất /nhập I/O 8 bit

 Giao tiếp nối tiếp

 64 KB vùng nhớ mã ngoài

 64 KB vùng nhớ dữ liệu ngoại

 Xử lí Boolean (hoạt động trên bit đơn)

 3 bộ định thời 16 bit

2 Khảo sát sơ đồ chân và chức năng từng chân

a Sơ đồ chân 8952

Hình 1.1: Sơ đồ chân của IC 89C52

b Chức năng các chân của 89C52

IC AT89C52 có tất cả 40 chân có chức năng như các đường xuất nhập Trong

đó có 31 chân có tác dụng kép (có nghĩa 1 chân có 2 chức năng), mỗi đường có thểhoạt động như đường xuất nhập hoặc như đường điều khiển hoặc là thành phần củacác bus dữ liệu và bus địa chỉ

- Các Port:

+ Port 0: là port có 2 chức năng ở các chân 32 – 39 của IC AT89C52 Trong

các thiết kế cỡ nhỏ không dùng bộ nhớ mở rộng nó có chức năng như các đường IO.Đối với các thiết kế cỡ lớn có bộ nhớ mở rộng, nó được kết hợp giữa bus địa chỉ vàbus dữ liệu

+ Port 1: là port IO trên các chân 1-8 Các chân được ký hiệu P1.0, P1.1,

P1.2… có thể dùng cho giao tiếp với các thiết bị ngoài nếu cần Port 1 không có chứcnăng khác, vì vậy chúng chỉ được dùng cho giao tiếp với các thiết bị bên ngoài

+ Port 2: là 1 port có tác dụng kép trên các chân 21 - 28 được dùng như các

đường xuất nhập hoặc là byte cao của bus địa chỉ đối với các thiết bị dùng bộ nhớ mởrộng

+ Port 3: là port có tác dụng kép trên các chân 10 - 17 Các chân của port này

có nhiều chức năng, các công dụng chuyển đổi có liên hệ với các đặc tính đặc biệt của

IC AT89C52 như ở bảng sau:

- Các ngõ tín hiệu điều khiển:

+ Ngõ tín hiệu PSEN (Program Store Enable): PSEN là tín hiệu ngõ ra ở

chân 29 có tác dụng cho phép đọc bộ nhớ chương trình mở rộng thường được nói đếnchân 0E\ (output enable) của Eprom cho phép đọc các byte mã lệnh

PSEN ởmức thấp trong thời gian Microcontroller 8952 lấy lệnh Các mã lệnhcủa chương trình được đọc từ Eprom qua bus dữ liệu và được chốt vào thanh ghi lệnhbên trong 8952 để giải mã lệnh Khi 8952 thi hành chương trình trong ROM nội PSEN

sẽ ở mức logic 1

+ Ngõ tín hiệu điều khiển ALE (Address Latch Enable): Tín hiệu ra ALE ở

chân 30 dùng làm tín hiệu điều khiển để giải đa hợp các đường địa chỉ và dữ liệu khikết nối chúng với IC chốt

Tín hiệu ra ởchân ALE là một xung trong khoảng thời gian port 0 đóng vai trò

là địa chỉ thấp nên chốt địa chỉhoàn toàn tự động Các xung tín hiệu ALE có tốc độbằng 1/6 lần tần số dao động trên chip và có thể được dùng làm tín hiệu clock cho cácphần khác của hệ thống Chân ALE được dùng làm ngõ vào xung lập trình cho Epromtrong 8952

+ Ngõ tín hiệu EA\ (External Access): Tín hiệu vào EA\ ở chân 31 thường

được mắc lên mức 1 hoặc mức 0 Nếu ở mức 1, AT89C52 thi hành chương trình từROM nội trong khoảng địa chỉ thấp 8 Kbyte Nếu ở mức 0, AT89C52 sẽ thi hànhchương trình từ bộ nhớ mở rộng Chân EA\ được lấy làm chân cấp nguồn 21V khi lậptrình cho Eprom trong AT89C52

+ Ngõ tín hiệu RST (Reset): Ngõ vào RST ở chân 9 là ngõ vào Reset của

AT89C52 Khi ngõ vào tín hiệu này đưa lên cao ít nhất là 2 chu kỳ máy, các thanh ghibên trong được nạp những giá trị thích hợp để khởi động hệ thống Khi cấp điện mạch

tự động Reset

+ Các ngõ vào bộ dao động X1, X2: Bộ dao động được tích hợp bên trong

AT89C52, khi sử dụng AT89C52 người thiết kế chỉ cần kết nối thêm thạch anh và các

tụ như hình vẽ trong sơ đồ Tần số thạch anh thường sử dụng cho AT89C52 là 12Mhz

+ Chân 40 (Vcc) được nối lên nguồn 5V Chân 20 (Gnd) được nối đất.

3 Tổ chức bộ nhớ của AT89C52

Tổ chức cấu trúc bên trong của IC89C52

Hình 1.2: Cấu trúc bên trong của IC AT89C52

Từ sơ đồ khối chức năng trên Bạn sẽ thấy cách vận hành bên trong của ic viđiều khiển AT89C52 Trong ic có khối xử lý phép toán ALU, ALU kết hợp với thanhghi acc (còn gọi là thanh a) và thanh b, đây là khối toán thuật quan trong của ic Bộ lấycâu lệnh của chương trình trong khối nhớ Flash để chấp hành, cách chạy chương trìnhtheo thanh đếm PC và địa chỉ thì theo thanh ghi con trỏ dptr Bộ nhớ RAM trong đó cócác thanh ghi đặc dụng dùng điều khiển các cơ phận của ic Ngoài ra là sự điều hành 4cảng p0, p1, p2, p3 dùng để xuất nhập dữ liệu dạng bit Cuối cùng là khối dao động tạoxung nhịp theo thạch anh gắn thêm từ bên ngoài

- Cách tổ chức các bộ nhớ, và nhất là phải hiểu thật rõ các thanh nhớ đặc

dụng (SFR)

Hình 1.3: Các bộ nhớ trong của IC AT89C52

Hình vẽ cho thấy các bộ nhớ trong của IC AT89C52 Với bộ nhớ RAM ,ngoài

128 thanh dùng làm các thanh nhớ đặc dụng (SFR) còn lại 128 thanh ở vùng thấp cóthể cho ghi đọc tùy ý Với bộ nhớ EEPROM, có 4K thanh nhớ, tức 1024x4 số thanhnhớ nội Khi Bạn chỉ muốn chạy chương trình có trong bộ nhớ nội thì cho chân /EA ởmức áp cao (nối vào nguồn 5V), trường hợp Bạn còn muốn chạy các chương trình cótrong bộ nhớ ngoài thì cho chân /EA xuống mức áp thấp, tức nối xuống masse

Khi Bạn cho ghi các chương trình từ file hex vào bộ nhớ này, thì chân /EA phảinhận đủ mức áp Vpp=12V (chuyện này hộp nạp sẽ làm) Do ic AT89C52 chỉ có thể xử

lý bộ địa chỉ 16 bit (8 bit x2), nên nó chỉ có thể truy cập các bộ nhớ ngoài RAM hayROM có dung lượng là 65536 thanh nhớ (quen gọi là bộ nhớ 64K)

a Bộ nhớ chương trình

AT89C52 có 8Kb Flash Rom trên chip, khi chân EA( Chân 31) được đặt ở mứclogic cao(+5V), bộ vi điều khiển sẽ thực hiện chương trình trong ROM nội bắt đầu từđịa chỉ 0000H Số lần ghi cho bộ nhớ này khoảng 1000 lần (trên lí thuyết)

b Bộ nhớ dữ liệu

AT89C52 có 256 bytes RAM nội được phân chia như hình sau:

Hình 1.4: Cách sắp xếp của bộ nhớ RAM của IC AT89C52

Trong IC vi điều khiển nào cũng vậy, việc hiểu rõ cấu trúc của bộ nhớ RAM làrất quan trọng.Ở đây nó có 256 thanh nhớ, được chia ra làm 2 phần Phần 128 thanhnhớ vùng trên có nhiều thanh dùng làm thanh nhớ đặc dụng (SFR), ở vùng này cũngcòn lại nhiều thanh không dùng, nó có công dụng dự phòng tăng tính khả tin cho ic vàPhân 128 thanh nhớ ở vùng dưới dùng làm các thanh nhớ ghi đọc tùy ý Đây chính làcác thanh nhớ "sân khấu" dùng điều hành các hoạt động của ic, các thanh nhớ ghi đọcđược này càng nhiều thì hoạt động của ic càng linh động và nhanh Cái đặc sắc của ICAT89C52 là trong một số thanh nhớ (Bạn xem hình), người ta còn tạo ra địa chỉ chotừng bit nhớ Vậy chúng ta có thể truy cập các thanh nhớ bằng địa chỉ thanh và còn cóthể truy cập từng bit nhớ bằng địa chỉ bit

Hình 1.5: Vùng các thanh nhớ có cho bố trí các bit nhớ

Có Bạn hỏi làm sao phân biệt được việc truy cập địa chỉ của bit và địa chỉ củathanh Vấn đề này được qui định rất rõ ràng, nó tùy theo tác vụ của câu lệnh

Ví dụ:

- mov 00h, #10 ; Lệnh này cho nạp trị thập phân 10 vào thanh ghi 00h (tức

thanh r0)

- clr 00h ; Lệnh này cho xóa bit 00h (hay đặt 0 vào địa chỉ 00h), nhìn bảng

chúng ta thấy bit đầu của thanh nhớ 20h có địa chỉ bit là 00h

Trong 2 câu lệnh trên, cũng đều có địa chỉ là 00h.Nhưng khi dùng cho các câulệnh có tác vụ trên thanh thì nó là địa chỉ thanh, như lệnh mov (move) trên Và khidùng với câu lệnh có tác vụ trên bit thì đó là địa chỉ bit, như lệnh clr (clear bit)

Để tiện dùng, người ta đã đặt tên cho 8 thanh nhớ trong bank0 là: r0, r1, r2, r3,r4, r5, r6, r7, khi ở bank 0 nó có địa chỉ tương ứng là 00h, 01h, 02h, 03h, 04h, 05h,06h, 07h Bạn có thể cho dời 8 thanh này vào bank1, bank2 hay bank3 bằng các set bittrong thanh ghi trạng thái PSW với 2 bit RS1, RS0

- mov @r0, #20h ; Trong câu lệnh này là Bạn cho nạp trị 20h vào thanh nhớ

có địa chỉ là 20h ( vì trong r0 đã có trị 20h, @r0 không phải là địa chỉ 00h)

Các thanh khác như r2, r3, r4, r5, r6, r7 không có tác vụ này

c Bộ nhớ dữ liệu ngoài

- 8952 có khả năng mở rộng bộ nhớ lên đến 64K byte bộ nhớ chương trình và

64k byte bộ nhớ dữ liệu ngoài Do đó có thể dùng thêm RAM và ROM nếu cần

- Khi dùng bộ nhớ ngoài, Port0 không còn chức năng I/O nữa Nó được kết

hợp giữa bus địa chỉ (A0-A7) và bus dữ liệu (D0-D7) với tín hiệu ALE để chốt bytecủa bus địa chỉ khi bắt đầu mỗi chu kỳ bộ nhớ Port được cho là byte cao của bus địachỉ

Truy xuất bộ nhớ mã ngoài (Accessing External Code Memory) :

- Bộ nhớ chương trình bên ngoài là bộ nhớ ROM được cho phép của tín hiệu

PSEN Sự kết nối phần cứng của bộ nhớ EPROM như sau:

Hình 1.6: Truy xuất bộ nhớ mã ngoài

Trong một chu kỳ máy tiêu biểu, tín hiệu ALE tích 2 lần Lần thứ nhất cho phép74HC373 mở cổng chốt địa chỉ byte thấp, khi ALE xuống 0 thì byte thấp và byte caocủa bộ đếm chương trình đều có nhưng EPROM chưa xuất vì PSEN chưa tích cực, khitín hiệu lên một trở lại thì Port 0 đã có dữ liệu là Opcode ALE tích cực lần thứ haiđược giải thích tương tự và byte 2 được đọc từ bộ nhớ chương trình Nếu lệnh đanghiện hành là lệnh 1 byte thì CPU chỉ đọc Opcode, còn byte thứ hai bỏ đi

Truy xuất bộ nhớ dữ liệu ngoài (Accessing External Data Memory):

- Bộ nhớ dữ liệu ngoài là một bộ nhớ RAM được đọc hoặc ghi khi được cho

phép của tín hiệu RD\ và WR Hai tín hiệu này nằm ở chân P3.7 (RD) và P3.6 (WR)

d Các thanh ghi chức năng

Các thanh ghi nội của 8952 được truy xuất ngầm định bởi bộ lệnh

- Các thanh ghi trong 8952 được định dạng như một phần của RAM trên chip vì

vậy mỗi thanh ghi sẽ có một địa chỉ (ngoại trừ thanh ghi bộ đếm chương trình và thanhghi lệnh vì các thanh ghi này hiếm khi bị tác động trực tiếp) Cũng như R0 đến R7,

8951 có 21 thanh ghi có chức năng đặc biệt (SFR: Special Function Register) ở vùngtrên của RAM nội từ địa chỉ 80H đến FFH

 Chú ý:

Tất cả128 địa chỉ từ 80H đến FFH không được định nghĩa, chỉcó 21 thanh ghi

có chức năng đặc biệt được định nghĩa sẵn các địa chỉ

- Ngoại trừ thanh ghi A có thể được truy xuất ngầm như đã nói, đa số các thanh

ghi có chức năng đặc biệt SFR có thể địa chỉ hóa từng bit hoặc byte

Thanh ghi trạng thái chương trình (PSW: Program Status Word):

- Từ trạng thái chương trình ở địa chỉ D0H được tóm tắt như sau:

Chức năng từng bit trạng thái chương trình

Cờ Carry CY (Carry Flag):

- Cờ nhớ có tác dụng kép Thông thường nó được dùng cho các lệnh toán học:

C=1 nếu phép toán cộng có sự tràn hoặc phép trừ có mượn và ngược lại C= 0 nếu phéptoán cộng không tràn và phép trừ không có mượn

Cờ Carry phụ AC (Auxiliary Carry Flag):

- Khi cộng những giá trị BCD (Binary Code Decimal), cờ nhớ phụ AC được

set nếu kết quả 4 bit thấp nằm trong phạm vi điều khiển 0AH÷0FH Ngược lại AC= 0

Cờ 0 (Flag 0):

- Cờ 0 (F0) là 1 bit cờ đa dụng dùng cho các ứng dụng của người dùng.

Những bit chọn bank thanh ghi truy xuất:

- RS1 và RS0 quyết định dãy thanh ghi tích cực Chúng được xóa sau khi

reset hệ thống và được thay đổi bởi phần mềm khi cần thiết

- Tùy theo RS1, RS0 = 00, 01, 10, 11 sẽ được chọn Bank tích cực tương ứng

là Bank 0, Bank1, Bank2, Bank3

Cờ tràn OV (Over Flag) :

- Cờ tràn được set sau một hoạt động cộng hoặc trừ nếu có sự tràn toán học Khi

các số có dấu được cộng hoặc trừ với nhau, phần mềm có thể kiểm tra bit này để xácđịnh xem kết quả có nằm trong tầm xác định không Khi các số không có dấu đượccộng bit OV được bỏ qua Các kết quả lớn hơn +127 hoặc nhỏ hơn –128 thì bit OV =1.Bit Parity (P):

- Bit tự động được set hay Clear ở mỗi chu kỳ máy để lập Parity chẳn với thanhghi A Sự đếm các bit 1 trong thanh ghi A cộng với bit Parity luôn luôn chẵn Ví dụ: Achứa 10101101B thì bit P set lên một để tổng số bit 1 trong A và P tạo thành số chẵn

- Bit Parity thường được dùng trong sự kết hợp với những thủ tục của Port nốitiếp để tạo ra bit Parity trước khi phát đi hoặc kiểm tra bit Parity sau khi thu

- Thanh ghi B có thể được dùng như một thanh ghi đệm trung gian đa mục đích

Nó là những bit định vị thông qua những địa chỉ từ F0H÷F7H

Con trỏ Ngăn xếp SP (Stack Pointer) :

- Con trỏ ngăn xếp là một thanh ghi 8 bit ở địa chỉ 81H Nó chứa địa chỉ của byte

dữ liệu hiện hành trên đỉnh ngăn xếp Các lệnh trên ngăn xếp bao gồm các lệnh cất dữliệu vào ngăn xếp (PUSH) và lấy dữ liệu ra khỏi Ngăn xếp (POP) Lệnh cất dữ liệu vàongăn xếp sẽ làm tăng SP trước khi ghi dữ liệu và lệnh lấy ra khỏi ngăn xếp sẽ làmgiảm SP Ngăn xếp của 8031/8052 được giữ trong RAM nội và giới hạn các địa chỉ cóthể truy xuất bằng địa chỉ gián tiếp, chúng là 128 byte đầu của 8952

- Để khởi động SP với ngăn xếp bắt đầu tại địa chỉ 60H, các lệnh sau đây đượcdùng: MOV SP , #5F

- Với lệnh trên thì ngăn xếp của 8952 chỉ có 32 byte vì địa chỉ cao nhất của RAMtrên chip là 7FH Sở dĩ giá trị 5FH được nạp vào SP vì SP tăng lên 60H trước khi cấtbyte dữ liệu

- Khi Reset 8952, SP sẽ mang giá trị mặc định là 07H và dữ liệu đầu tiên sẽ đượccất vào ô nhớ ngăn xếp có địa chỉ 08H Nếu phần mềm ứng dụng không khởi động SPmột giá trị mới thì bank thanh ghi1 có thể cả2 và 3 sẽ không dùng được vì vùng RAMnày đã được dùng làm ngăn xếp Ngăn xếp được truy xuất trực tiếp bằng các lệnhPUSH và POP để lưu trữ tạm thời và lấy lại dữ liệu, hoặc truy xuất ngầm bằng lệnhgọi chương trình con ( ACALL, LCALL) và các lệnh trở về (RET, RETI) để lưu trữgiá trị của bộ đếm chương trình khi bắt đầu thực hiện chương trình con và lấy lại khikết thúc chương trình con …

Con trỏ dữ liệu DPTR (Data Pointer):

- Con trỏ dữ liệu (DPTR) được dùng để truy xuất bộ nhớ ngoài là một thanh ghi

16 bit ở địa chỉ 82H (DPL: byte thấp) và 83H (DPH: byte cao) Ba lệnh sau sẽ ghi 55Hvào RAM ngoài ở địa chỉ 1000H:

MOV A , #55H MOV DPTR, #1000H MOV @DPTR, A

- Lệnh đầu tiên dùng để nạp 55H vào thanh ghi A Lệnh thứ hai dùng để nạp địa

chỉ của ô nhớ cần lưu giá trị 55H vào con trỏ dữ liệu DPTR Lệnh thứ ba sẽ di chuyểnnội dung thanh ghi A (là 55H) vào ô nhớ RAM bên ngoài có địa chỉ chứa trong DPTR(là 1000H)

Các thanh ghi Port (Port Register):

- Các Port của 8951 bao gồm Port0 ở địa chỉ 80H, Port1 ở địa chỉ90H, Port2 ở

địa chỉA0H, và Port3 ở địa chỉ B0H Tất cả các Port này đều có thể truy xuất từng bitnên rất thuận tiện trong khả năng giao tiếp

Các thanh ghi Timer (Timer Register):

- 8951 có chứa hai bộ định thời/ bộ đếm 16 bit được dùng cho việc định thời

được đếm sự kiện Timer0 ở địa chỉ 8AH (TLO: byte thấp ) và 8CH (THO: byte cao)

- Timer1 ở địa chỉ 8BH (TL1: byte thấp) và 8DH (TH1: byte cao) Việc khởi

động timer được SET bởi Timer Mode (TMOD) ở địa chỉ 89H và thanh ghi điều khiểnTimer (TCON) ở địa chỉ 88H Chỉ có TCON được địa chỉ hóa từng bit

Các thanh ghi Port nối tiếp (Serial Port Register) :

- 8951 chứa một Port nối tiếp cho việc trao đổi thông tin với các thiết bị nối tiếp

như máy tính, modem hoặc giao tiếp nối tiếp với các IC khác Một thanh ghi đệm dữliệu nối tiếp (SBUF) ở địa chỉ 99H sẽ giữ cả hai dữ liệu truyền và dữ liệu nhập Khitruyền dữ liệu ghi lên SBUF, khi nhận dữ liệu thì đọc SBUF Các mode vận khác nhauđược lập trình qua thanh ghi điều khiển Port nối tiếp (SCON) được địa chỉhóa từng bit

ở địa chỉ 98H

Các thanh ghi ngắt (Interrupt Register):

- 8951 có cấu trúc 5 nguồn ngắt, 2 mức ưu tiên Các ngắt bịcấm sau khi bị reset

hệ thống và sẽ được cho phép bằng việc ghi thanh ghi cho phép ngắt (IE) ở địachỉA8H Cả hai được địa chỉ hóa từng bit

Thanh ghi điều khiển nguồn PCON (Power Control Register):

- Thanh ghi PCON không có bit định vị Nó ở địa chỉ 87H chứa nhiều bit điềukhiển Thanh ghi PCON được tóm tắt như sau:

Bit 7 (SMOD) : Bit có tốc độ Baud ở mode 1, 2, 3 ở Port nối tiếp khi set

Bit 6, 5, 4 : Không có địa chỉ

Bit 3 (GF1) : Bit cờ đa năng 1

Bit 2 (GF0) : Bit cờ đa năng 2

Bit 1 (PD) : Set để khởi động mode Power Down và thoát để reset

Bit 0 (IDL) : Set để khởi động mode Idle và thoát khi ngắt mạch hoặc reset Các bit điều khiển Power Down và Idle có tác dụng chính trong tất cả các IC họMSC-51 nhưng chỉ được thi hành trong sự biên dịch của CMOS

4 Mạch tạo dao động và Reset

a Mạch tạo dao động:

AT89C52 có một bộ chia tần số trong chip, bộ này sẽ cấp xung clock cho cáckhối bên trong chip từ nguồn dao động bên ngoài qua 2 chân XTAL1 và XTAL2 Tụgồm có trị số từ 27pF -33pF để ổn định làm việc cho thạch anh, thường dùng loại33pF

Hình 1.6: Mạch tạo dao động thạch anh.

Hình 1.7: Tụ gốm và thạch anh.

b Mạch Reset

IC 8952 có ngõ vào reset RST tác động ở mức cao trong khoảng thời gian 2 chu

kỳ xung máy, sau đó xuống mức thấp để 8952 bắt đầu làm việc RST có thể kích bằngtay bằng một phím nhấn thường hở, sơ đồ mạch reset như sau:

5 Hoạt động định thời

Bộ định thời của Timer là một chuỗi các Flip Flop được chia làm 2, nó nhận tínhiệu vào là một nguồn xung clock, xung clock được đưa vào Flip Flop thứ nhất làxung clock của Flip Flop thứ hai mà nó cũng chia tần số clock này cho 2 và cứ tiếptục

Vì mỗi tầng kế tiếp chia cho 2, nên Timer n tầng phải chia tần số clock ngõ vàocho 2n Ngõ ra của tầng cuối cùng là clock của Flip Flop tràn Timer hoặc cờ mà nókiểm tra bởi phần mềm hoặc sinh ra ngắt Giá trị nhị phân trong các FF của bộ Timer

có thể được nghĩ như đếm xung clock hoặc các sự kiện quan trọng bởi vì Timer đượckhởi động Ví dụ Timer 16 bit có thể đếm đến từ FFFFH sang 0000H

- Hoạt động của Timer đơn giản 3 bit được minh họa như sau:

Trong hình trên mỗi tầng là một FF loại D phủ định tác động cạnh xuống đượchoạt động ở mode chia cho 2 (ngõ ra Q\ được nối vào D) FF cờ là một bộ chốt đơngiản loại D được set bởi tầng cuối cùng trong Timer Trong biểu đồ thời gian, tầng đầuđổi trạng thái ở ½ tần số clock, tầng thứ hai đổi trạng thái ở tần số ¼ tần số clock

Số đếm được biết ở dạng thập phân và được kiểm tra lại dễ dàng bởi việc kiểmtra các tầng của 3 FF Ví dụ số đếm “4” xuất hiện khi Q2=1, Q1=0, Q0=0 (410=1002)

- Các Timer được ứng dụng thực tế cho các hoạt động định hướng 8952 có 2

bộ Timer 16 bit, mỗi Timer có 4 mode hoạt động Các Timer dùng để đếm giờ, đếmcác sự kiện cần thiết và sự sinh ra tốc độ của tốc độ Baud bởi sự gắn liền Port nối tiếp

- Mỗi sự định thời là một Timer 16 bit, do đó tầng cuối cùng là tầng thứ16 sẽchia tần số clock vào cho 216= 65.536

- Trong các ứng dụng định thời, 1 Timer được lập trình để tràn ở một khoảngthời gian đều đặn và được set cờ tràn Timer Cờ được dùng để đồng bộ chương trình

để thực hiện một hoạt động như việc đưa tới 1 tầng các ngõ vào hoặc gởi dữ liệu đếmngõ ra Các ứng dụng khác có sử dụng việc ghi giờ đều đều của Timer để đo thời gian

đã trôi qua hai trạng thái (ví dụ đo độ rộng xung).Việc đếm một sự kiện được dùng đểxác định số lần xuất hiện của sự kiện đó, tức thời gian trôi qua giữa các sự kiện

- Các Timer của 8952 được truy xuất bởi việc dùng 6 thanh ghi chức năng đặcbiệt như sau :

II CÁC LINH KIỆN KHÁC

D0 – D7 đóngvai trò là ngõvào dữ liệu

Đọc thông tin(từ LCD đến bộđiều khiển)

liệu/Lệnh đượctruyền tới LCD

Là các button (nút) được sắp xếp theo một trật tự và được kết nối với các chân

vi điều khiển để người sử dụng có thể giao tiếp với hệ thống

Hình 1.11: Button

3 Led

LED ( Light Emitting Diode) là các điốt có khả năng phát ra ánh sang hay tiahồng ngoại, tử ngoại Cũng giống như điốt, LED được cấu tạo từ một khối bán dẫnloại p ghép với một khối bán dẫn loại n

Nguyên lý hoạt đông của LED:

Hoạt đông của LED giống với nhiều loại điốt bán dẫn Khối bán dẫn loại p chứanhiều lỗ trống do mang điện tích dương nên khi ghép với khối bán dẫn n ( chứa cácđiện tử tự do) thì các lỗ trống này có xu hướng chuyển động khuếch tán sang khối n.Cùng lúc khối p lại nhận them các điện tử (điện tích âm) từ khối n chuyển sang Kếtquả là khối p tích điện âm (thiếu hụt lỗ trống và dư thừa điện tử) trong khi khối n tíchđiện dương (thiếu hụt điện tử à dư thừa lỗ trống)

Ở biên giới 2 bên mặt tiep giáp, một số điện tử bị lỗ trống thu hút và khi chúngtiến lại gần nhau, chúng có xu hướng kết hợp với nhau tạo thành các nguyên tử trunghòa Quá trình này có thể giải phóng năng lượng dưới dạng ánh sang (hay bức xạ điện

tử có bước sóng gần đó)

Hình 1.12: Hình dạng của LED

PHẦN II: PHÂN TÍCH VÀ THIẾT KẾ

I Ý TƯỞNG THIẾT KẾ MẠCH KHÓA ĐIỆN TỬ

Đây là một hệ thống khóa theo mã cho phép một số người có thể ra vào theo mã

mà chỉ riêng họ hoặc một số người được biết mã này Nó có thể áp dụng là cửa ra vàocủa các hề thống cần mang tính bảo mật, giới hạn số người vào như cửa cơ quan, nhàmáy, các khu quan trọng…

Trên cơ sở đó, hệ thống phải đảm bảo hai yêu cầu:

- Tính ổn định

- Tính bảo mật

Do đó khóa điện tử được thiết kế như sau:

 Hệ thống quản lí một số mã ứng với một số người được phép mở khóa và hoạtđộng trên cơ sở các mã này

 Password mặc định là:696969

 Hệ thống sẽ giao tiếp với người sử dụng thông qua một bàn phím điều khiển vàhiển thị trên màn hình LCD Bàn phím gồm các phím số 0-9 và các phím chức năng:Pass, Change, Exit, Ok, Clear

 Lập trình cho IC 89C52: lập trình cho IC sao cho khi dùng bàn phím (là cácButton) sẽ thay đổi mức áp xuống thấp hay lên cao thì thay đổi tương ứng với chứcnăng riêng

 Khi bắt đầu, người điều khiển sẽ thực hiện các công việc như mở khóa, dổi mậtkhẩu… bằng cách nhấn các phím, IC sẽ hoạt động như đã lập trình vầ hiển thị ra LCD

Hình 2.1: Sơ đồ khối của mạch

1 Khối điều khiển

Khối này là IC AT89C52 mọi quá trình xử lý và điều khiển dữ liệu đều đượcthực hiện ở đây Trong bài này chúng em đã sử dụng các port để xuất, nhập dữ liệuthay đổi mức áp để điều khiển hệ thống khóa