Bài Giảng Kỹ Thuật Số

Các phép tính nhị phân•Bù -1: của số nhị phân là một số khi cộng với số nhị phân đã cho thì tổng bằng 1 ở các bit... Các phép tính nhị phân•Cộng trừ số có dấu biểu diễn bù -1, bù -2: -Cộ

TS Đặng Ngọc Minh Đức

dangngocminhduc@tdt.edu.vn

 Chương 3: Hệ tổ hợp

 Chương 4: Hệ dãy

 Chương 5: Vi mạch số

HỆ THỐNG SỐ ĐẾM

• Hệ thống số đếm là tập hợp những ký tự và quan hệgiữa các ký tự.

• Trong kỹ thuật số có các hệ thống số:

- Nhị phân (Binary): 0,1

- Bát phân (Octal): 0,1, ,7

Đổi số từ hệ S sang thập phân

VD:

11010.0112 = ?10751.68 = ? 10

5CD16 = ? 10A3F.4C16 = ? 10

Chia cho cơ số S, lấy phần dư, số dư đầu tiên có trọng sốnhỏ nhất.

VD: Đổi 8410 sang hệ bát phân

- 84 : 8 = 10 dư 4

- 10 : 8 = 1 dư 2

Đổi số từ hệ thập phân sang hệ S

Nhân với cơ số S, lấy phần nguyên, phần nguyên đầu

tiên có trọng số lớn nhất

VD: Đổi 0.687510 sang nhị phân

- 0.6875 x 2 = 1.375  1

- 0.375 x 2 = 0.75  0

Đổi số từ hệ thập phân sang hệ S

VD:

0.562510 = ?80.86510 = ?2

nhị phân.

•Một chữ số thập lục phân tương đương nhóm bốnchữ số nhị phân

nhau từ 0 đến 2n-1.

VD: Số nhị phân 4 bit biểu diễn 16 giá trị từ 0 đến 15

• Bit có trọng số lớn nhất ký hiệu MSB (MostSignificant Bit)

• Bit có trọng số nhỏ nhất ký hiệu

Hệ nhị phân

• Một chữ số là 1 bit, 8 bit tạo thành 1 Byte

• 1KB (Kilobyte) = 210 Byte = 1024 Byte

•Số từ mã < 2  mã vơi

•Mã nhị phân: mã có trọng số 1,2,4,8,…

•Mã quá 3: cộng mã nhị phân với 00112 (310)

•Mã Gray: mã không có trọng số, 2 tổ hợp kế cận khácnhau 1 bit

•Mã thập phân hóa BCD (Binary Coded Decimal): mỗi chữ số thập phân từ 0 đến 9 được mã hóa bằng tổ hợp

•Bit MSB của mã Gray giống MSB của mã nhị phân

•Từ trái sang phải, cộng 2 cặp bit kế cận của mã nhịphân để tìm mã Gray

VD: Đổi nhị phân 11011 sang mã Gray:

Mã Gray Mã nhị phân

•Bit MSB của mã mã nhị phân giống MSB của Gray

•Từ trái sang phải, cộng bit nhị phân và bit kế cậncủa mã Gray để tìm bit nhị phân kế tiếp

VD: Đổi Gray 10110 sang mã nhị phân:

Gray 1 0 1 1 0Binary 1 1 0 1 1

•Mỗi nhóm 4 bit biểu diễn một chữ số thập phân decade

•Trong mỗi decade, trọng số của 2 bit kế cận nhauhơn kém nhau 2 lần

Các phép tính nhị phân

•Bù -1: của số nhị phân là một số khi cộng với số

nhị phân đã cho thì tổng bằng 1 ở các bit Tìm bù -1 bằng cách đổi 0  1, 1  0

Số có dấu:

•Số dương: MSB = 0, các bit còn lại biểu diễn trị thực

•Số âm: MSB = 1, các bit còn lại biểu diễn bù -1 hoặc

bù -2

VD: 10110 110011 101010

11001 101111 110111

VD: 10110 110011 101010

10001 101111 010111

VD: 11011 (27) 1001 (09)

1001 11 (03)

010011001

– –

Các phép tính nhị phân

•Cộng trừ số có dấu biểu diễn bù -1, bù -2:

-Cộng số nhớ bit lớn nhất MSB vào bit cuối cùng LSB đối với phép cộng của bù -1

1

Số nhớ từ decade S0

+ +

VD:

•Bù của B: decade trọng số nhỏ nhất biểu diễn dạng bù -2

các decade còn lại biểu diễn dạng bù -1

•VD: 29-15=29+(-15)

+ –

+

1

bỏ

*Số nhớ của decade cao nhất bị loại bỏ

*Số nhớ của decade thấp khi hiệu đính bỏ

VD: Trừ BCD: 57 – 32 = ?

97 – 39 = ?

61 – 18 = ?

Di = Ai - Bi

Ci = 0

Không hiệu đính DiLấy bù kết quả

VD: Trừ BCD: 34 – 81 = ?

28 – 42 = ?

16 – 41 = ?

Di = Ai - Bi

Ci = 0

Không hiệu đính DiLấy bù kết quả

hợp B thì nói A thuộc B, ký hiệu

VD: A = {1,2}, B = {1,2,3,4,5,6} vậy

• Phép giao: Tập hợp chứa các phần tử có mặt trong tất

cả các tập hợp tham gia phép giao

VD: A = {1,2,5,6}, B = {1,2,3,4}

A  B

 

Định nghĩa về tập hợp

•Phép hiệu: Tập hợp gồm các phần tử của tập hợp thứ nhất không trùng với các phần tử của tập hợp thứ hai

x + y = y + x x.y = y.x

•Tính phân bố

x(y + z) = (x.y) + (x.z) x + y.z = (x + y).(x + z)

•Tồn tại các hằng số 0 và 1 sao cho

Các định lý cơ bản của đại số Boole

Các phần tử logic cơ bản

•Logic dương: mức điện thế cao tương ứng logic 1, mức điện thấp tương ứng logic 0

•Logic âm: mức điện thế cao tương ứng logic 0,

mức điện thấp tương ứng logic 1

Mức điện thế Logic dương Logic âm

x y

01

10

Các phần tử logic cơ bản

A

C B

Các phương pháp biểu diễn hàm Boole

•Bảng giá trị:

Hàm f chọn ra các các số lớn

hơn 2 với điều kiện x1x2x3=0

Nếu không thỏa điều kiện thì

-Biểu diễn trên ô vuông (chữ nhật) với 2n ô vuông nhỏ,với n là số biến của hàm.

-Hai cạnh của bìa Karnaugh ghi các tổ hợp của các biến-Các tổ hợp liên tiếp nhau chỉ khác nhau 1 biến

-Trong mỗi ô nhỏ ghi trị tương ứng của hàm

Các phương pháp biểu diễn hàm Boole

VD: Biểu diễn hàm f(A,B,C,D)=(2,5,7,8,10,12,13,15)

12

3 2

8 4

5 7 6

13 15 14

9 11 10

•Biểu thức đại số:

- Chính tắc 1 (tổng các tích cơ bản): liệt kê các

tổ hợp biến mà ở đó hàm có trị bằng 1, trong đó nếubiến bằng 1 viết dạng thực, biến bằng 0 viết dạng bù

1 2 3 1 2 3 1 2 3 1 2 3 1 2 3

( , , )

f x x x  x x x  x x x  x x x  x x x

Các phương pháp biểu diễn hàm Boole

•Biểu thức đại số:

- Chính tắc 2 (tích các tổng cơ bản): liệt kê các

tổ hợp biến mà ở đó hàm có trị bằng 0, trong đó nếu

biến bằng 0 viết dạng thực, biến bằng 1 viết dạng bù

lý của đại số Boole

Các phương pháp tối thiểu hàm Boole

-Kết hợp 2n ô kế cận thì loại được n biến, biến có trị thay đổi bị loại -Nếu kết hợp các ô hàm bằng 1 thì biểu thức có dạng tổng các tích, biến bằng 1 viết dạng thực và bằng 0 viết dạng bù.

-Nếu kết hợp các ô hàm bằng 0 thì biểu thức có dạng tích các tổng, biến bằng 0 viết dạng thực và bằng 1 viết dạng bù.

-Đối với hàm xác định bộ phận, tại các ô hàm bằng x có thể gán giá trị cụ thể sao cho hàm được rút gọn tối ưu nhất.

Các phương pháp tối thiểu hàm Boole

HỆ TỔ HỢP

thuộc vào trị các tín hiệu đầu vào tại thời điểm đó.

• Các bước thiết kế mạch tổ hợp:

-Dựa trên mô tả của mạch, lập bảng giá trị diễn tảhành vi của nó

S=AB+AB=A B C=AB



A B

S C

Mạch cộng

•Mạch cộng nhiều bit: sử dụng nhiều mạch cộng 1

bit ghép lại với nhau

VD: Sơ đồ mạch cộng 4 bit S=A+B

•X là tín hiệu điều khiển n bit

•Y là ngõ ra

•Mạch còn có thể có đường tín hiệu chọnmạch CS (chip select), hay EN (enable)

Mạch chọn kênh / hợp kênh

VD: Xây dựng mạch chọn kênh 41Tín hiệu điều khiển X=x1x0

kênh 21, 41.

VD: Vi mạch 74LS151

Mạch phân kênh / giải mã

•A là kênh tín hiệu vào

•X là tín hiệu điều khiển n bit

•Y0, Y1,…,Y2n-1 là 2n ngõ ra

Chức năng: Với n bit của tín

hiệu điều khiển X có 2n từ mãkhác nhau

Ứng với mỗi giá trị cụ thể của X,kênh A được kết nối với 1 ngõ raxác định trong số 2n ngõ ra

Mạch phân kênh / giải mã

VD: Xây dựng mạch giải mã 2  4Tín hiệu điều khiển X=x1x0

VD: Xây dựng mạch phân kênh 1  8 sử dụng

mạch phân kênh 14

Mạch chuyển mã

Chuyển đổi một loại mã sang một loại mã khác

Tín hiệu ra của mạch được dùng để điều khiển thiết bịchỉ thị mạch giải mã

ABCD BCD BCD BCD BCD

Mạch chuyển mã

VD: Chuyển mã BCD – LED 7 đoạn

VD: Chuyển mã nhị phân sang mã Gray

hiệu vào thành n đường tín hiệu ra, trong đó 2n≥N

cực mức 1, Y1(A>B), Y2 (A=B), Y3 (A<B)

Vào Ra

A B Y 1 Y 2 Y 3

0 0 0 1 0

•Kiểm tra chẵn: số bit 1 trong mỗi từ mã là số chẵn

•Kiểm tra lẻ: số bit 1 trong mỗi từ mã là số lẻ

Vào Ra Vào Ra

a 2 a 1 a 0 b e b o a 2 a 1 a 0 b e b o

0 0 0 0 1 1 0 0 1 0

HỆ DÃY

vào và trạng thái của hệ trước đó.

-Cấu tạo: gồm mạch tổ hợp và mạch flip flop Mạch

FF thể hiện khả năng nhớ

-Phân loại:

+Hệ đồng bộ: các FF hoạt động được đồng bộ

•FF là phần tử nhớ cơ bản trong hệ tuần tự, lưu trữ 1bit nhị phân (0 hoặc 1)

•FF hoạt động theo hàm chức năng phụ thuộc vàongõ vào thông tin

•FF có 2 ngõ ra: thuận Q và đảo Q

•Các ngõ vào điều khiển: ngõ lập (preset), ngõ xóa(clear), ngõ nhịp (clock)

chuyển đổi trạng thái khi có tác động xung clock.

•Một chu kỳ xung clock bao gồm: khoảng thời gianmức 1, cạnh xuống, khoảng thời gian mức 0, cạnh lên

0

1cạnh lên cạnh xuống

Flip flop loại D (Delay)

Giản đồ xung:

clk

D

Flip flop loại T (Toggle)

Giản đồ xung:

clk

T

Flip flop loại RS (Reset – Set)

R

Flip flop loại JK (JackKnife )

J

C HUYỂN ĐỔI GIỮA CÁC LOẠI F LIP FLOP

Các bước để chuyển đổi Flip flop:

 Lập bảng kích thích của cả 2 loại flip flop nguồn

& đích

 Coi các ngõ vào thông tin của Flip flop nguồn là

hàm, các ngõ vào thông tin của Flip flop đích,

trạng thái hiện tại Qn là biến của hàm và thực hiệnrút gọn

 Vẽ mạch thực hiện flip flop chuyển đổi

BỘ ĐẾM

•Bộ đếm gồm nhiều Flip flop

•Tổ hợp các trạng thái của Flip flop tạo thành các

trạng thái khác nhau của bộ đếm

•Các trạng thái của bộ đếm thay đổi theo xung clock

Bộ đếm xuống:

Q Q

T clk

Q Q

T clk

Q Q

T clk

Thiết kế bộ đếm bất đồng bộ M≠2 n

+Tính số lượng FF: 2n-1 < M < 2n

+Sử dụng ngõ Clear: Lấy số nhị phân M, nối ngõ ra

+Số lượng flip flop n=4

+Trạng thái thứ M=10: Q3Q2Q1Q0=1010 Giảthiết ngõ Clear tích cực mức 0: Cl  Q Q3 1

Q Q

T

clk

Q Q

T clk

Q Q

T clk

+Tính số lượng FF: 2n-1 < M < 2n.

+Sử dụng ngõ Preset: Lấy số nhị phân M-1, nối ngõ racác FF có mức 1 tại xung thứ M-1 tới mạch ghi, đồngthời đưa xung clock đến mạch ghi, ngõ ra mạch ghi

+Số lượng flip flop n=4

Q0

Q1

Hệ đếm đồng bộ

Đặc điểm: Xung đếm được đưa đến ngõ clock của tất cảcác flip flop  các flip flop thay đổi trạng thái ở thờiđiểm tác động của xung clock

Thiết kế bộ đếm song song:

•Số lượng flip flop n=3

•Bảng kích thích của RS-FF

VD: Thiết kế bộ đếm đồng bộ dùng JK-FF cạnh xuống

có graph trạng thái sau

•Số lượng flip flop n=3

•Bảng kích thích của JK-FF100

011

000

001111

Q Q

J0

K0clk

Q

Q clk

Q

Q clk

PHÂN LOẠI

 Mỗi phần tử logic là 1 mạch điện tử được chế tạo ở dạng vi

mạch dùng để thực hiện một hàm logic cho trước.

 Các thông số cơ bản của các phần tử logic:

 Khả năng tải (fan out) là số lượng ngõ vào lớn nhất của các phần tử

khác có thể kết nối với ngõ ra của 1 phần tử.

 Thời gian trễ trung bình: khoảng thời gian tính từ lúc xuất hiện tín hiệu ngõ vào cho đến khi ngõ ra thay đổi trạng thái.

 Số lượng ngõ vào của một phần tử.

 Tần số hoạt động lớn nhất cho phép.

 Khả năng chống nhiễu.

 Công suất tiêu thụ.

 Các vi mạch số được chế tạo theo các công nghệ: DL, DTL RTL, TTL, CMOS,…

Ngõ ra là node 1; 2 ngõ

vào node 4, 5.

Nếu mức logic 1 được đặt

vào cathode của mỗi diode,

diode phân cực ngược Ngõ

ra ở mức cao.

Ngõ ra là node 1; 2 ngõ vào node 3, 4.

Nếu mức logic 0 được đặt vào anode của mỗi diode, diode phân cực ngược Ngõ

ra ở mức thấp.

Nếu mức logic 1 được đặt vào bất kỳ ngõ vào, diode phân cực thuận, ngõ ra ở mức cao.

 Nếu 2 ngõ vào ở mức 1, hai diode tắt, Q1 dẫn, ngõ

ra ở mức logic 0

 Nếu 1 trong 2 ngõ vào ở

 OR gate nối tiếp NOT gate

 Nếu A, B ở mức logic cao,

cả 2 transistor tắt dòng điện từ Vcc đổ qua tiếp xúc BC của Q1, đổ vào cực B của Q2, làm Q2 bão hòa Q ở mức thấp.

 Nếu có bất kỳ ngõ vào ở

Q1

Q2

1 2

Bộ nhớ bán dẫn:

 RAM (Random Access Memory):Tốc độ truy cập nhanh, lưu trữ

dữ liệu tạm thời, dữ liệu sẽ bị mất đi khi bị cắt nguồn điện.

DDR2 SDRAM, …

 ROM (Read Only Memory): Lưu trữ các chương trình mà khi mất

nguồn điện cung cấp sẽ không bị (xóa) mất.

 PROM (Programmable Read-Only Memory)

 EPROM (Erasable Programmable Read-Only Memory)

 EAROM (Electrically Alterable Read-Only Memory)

 EEPROM (Electrically Erasable Programmable Read-Only Memory)