ĐỒNG HỒ HIỂN THỊ THỜI GIAN THỰC TRÊN LCD CÓ HẸN GIỜ

ĐỒNG HỒ HIỂN THỊ THỜI GIAN THỰC TRÊN LCD CÓ HẸN GIỜ

TÊN ĐỀ TÀI: ĐỒNG HỒ HIỂN THỊ THỜI GIAN THỰC TRÊN LCD

CÓ HẸN GIỜ

1.Yêu cầu đề tài:

- Sử dụng vi điều khiển 89C51

- Chương trình điều khiển có thể thay đổi được

2 Nội dung cần hoàn thành:

- Tính toán, lựa chọn các thông số kỹ thuật cho mạch

- Chế tạo mô hình

- Sản phẩm đáp ứng được yêu cầu mỹ thuật ,kỹ thuật

- Quyển thuyết minh đề tài ,các bản vẽ, sơ đồ ,…mô tả đầy đủ nội dung

đề tài

3 Sản phẩm:

- 01 cuốn thuyết minh

- Mô hình phần cứng

Giáo viên hướng dẫn :Đặng Văn Khanh.

-Ngày giao đề tài:

-Ngày hoàn thành:

NHẬN XÉT CỦA GIÁO VIÊN HƯỚNG DẪN

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

Hưng Yên, Ngày….tháng….năm 2011

Giáo viên hướng dẫn

Đặng Văn Khanh

NHẬN XÉT CỦA GIÁO VIÊN PHẢN BIỆN

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

Hưng Yên, Ngày….tháng….năm 2011 Giáo viên phản biện

Mục Lục

TÊN ÐỀ TÀI: ÐỒNG HỒ HIỂN THỊ THỜI GIAN THỰC TRÊN LCD 1

NHẬN XÉT CỦA GIÁO VIÊN HÝỚNG DẪN 2

NHẬN XÉT CỦA GIÁO VIÊN PHẢN BIỆN 2

Mục Lục 2

LỜI NÓI ÐẦU 2

CHÝÕNG I: GIỚI THIỆU ÐỀ TÀI 2

1.1 Giới thiệu 2

1.2 Sõ ðồ khối 2

1.3 Chức nãng các khối 2

CHÝÕNG II: GIỚI THIỆU PHẦN CỨNG 2

2.1 Sõ ðồ mạch 2

2.2 Giới thiệu về các linh kiện trong mạch 2

2.2.1 Giới thiệu chung về vi ðiều khiển AT98C51 2

2.2.2 LCD 2

2.2.3 IC thời gian thực DS1307 2

CHÝÕNG III: THIẾT KẾ CHÝÕNG TRÌNH 2

1.1 Mạch mô phỏng 2

1.2 Thuật toán 2

3.2 Chýõng trình 2

TỔNG KẾT 2

TÀI LIỆU THAM KHẢO 2

LỜI NÓI ĐẦU

Ngày nay với sự phát triển không ngừng công nghệ khoa học kỹ thuật, việcứng dụng các thành tựu khoa học vào cuộc sống ngày càng mạnh mẽ dần giảithoát lao động chân tay cho con người Ngàng công nghệ kỹ thuật điện tử làmột trong những ngành phát triển với tốc độ chóng mặt với rất nhiều ứngdụng rộng rãi trong cuộc sống hàng ngày Từ hệ thống internet toàn cầu đếnnhững dây chuyền sản xuất tự động hóa hiện đại và những thiết bị điện tử dândụng rất tiện ích và đa dạng

Sau một thời gian học tập trên giảng đường của trường Đại Học SưPhạm Kỹ Thuật Hưng Yên,chúng em đã được tiếp cận với những kiến thứckhoa học và công nghệ hiện đại Cùng với kinh nghiệm thực tế, chúng em đã

có cơ hội chuyển những kiến thức lý thuyết đã học được thành sản phẩm thực

tế qua đề tài đồ án môn học tích hợp mức một ,với nội dung là “Hiển thị thờigian thực trên LCD có hẹn giờ”,dùng vi điều khiển

Trong quá trình thực hiện đề tài nêu trên ,chúng em đã nhận được sựquan tâm và chỉ bảo tận tình của thầy Đặng Văn Khanh ,cùng với sự giúp đỡcủa các thầy cô giáo trong khoa và bạn bè chúng em đã hoàn thành được sảnphẩm của mình

Song với khả năng được học tập nghiên cứu và tự nghiên cứu còn hạnchế về nội dung và kiến thức trong phạm vi đồ án ,sẽ không tránh khỏi nhữngthiếu sót và hạn chế Thông qua đồ án này ,chúng em rất mong được các thầy

cô chỉ bảo thêm, để chúng em có điều kiện nâng cao trình độ ,hiểu biết cũngnhư kỹ năng của bản thân.Chúng em rất mong được tiếp thu những ý kiếnđóng góp của các thầy cô!

Chúng em xin chân thành cảm ơn!

+ Khối chuông báo là một chuông hoặc còi điện để báo hẹn giờ.

+ Khối thời gian thực là DS1307.

CHƯƠNG II: GIỚI THIỆU PHẦN CỨNG

2.1 Sơ đồ mạch

Hình 2.1: Sơ đồ nguyên lý mạch nguồn

 Mạch Hiển Thị:

Hình 2.3: Sơ đồ nguyên lý mạch hiển thị

2.2.Giới thiệu về các linh kiện trong mạch

2.2.1 Giới thiệu chung về vi điều khiển AT98C51

AT89C51 là vi điều khiển do Atmel sản xuất, chế tạo theo côngnghệ CMOS có các đặc tính như sau:

-4 KB PEROM (Flash Progarammable and Erasable Read Only Memory), cókhả năng tới 1000 chu kỳ ghi xóa

-Tần số hoạt động từ :0Hz đến 24 MHZ

- 3 mức khóa bộ nhớ lập trình

-128 Byte RAM nội

-4 Port xuất /nhập I/O 8 bit

-2 bộ Timer /counter 16 bit

1 40

2 39

3 38

4 37

5 36

6 35

7 34

8 33

9 32

10 31

11 30

12 29

13 28

14 27

15 26

16 25

17 24

18 23

19 22

20 21

P1.0

(RxD)

(TxD)

(/INT0)

(/INT1)

(T0)

(T1)

(/Wr)

(/Rd)

GND Vcc P0.0 (AD0) P0.1 (AD1) P0.2 (AD2) P0.3 (AD3) P0.4 (AD4) P0.5 (AD5) P0.6 (AD6) P0.7 (AD7) /EA/Vpp ALE/(/PROG) /PSEN P2.7 (A15) P2.6 (A14) P2.5 (A13) P2.4 (A12) P2.3 (A11) P2.2 (A10) P2.1 (A9) P2.0 (A8)

Hình 2.5: Sơ đồ chân của vi điều khiển

Chức năng của các chân như sau:

+ Port 0 (chân 32-39) có 2 chức năng:

Chức năng IO (xuất /nhập): Dùng cho các thiết kế nhỏ Tuy nhiên ,khi dung chức năng này thì Port 0 phải dung thêm các điện trở kéo (Pull –up), giá trị của điện trở phụ thuộc vào thành phần kết nói với Port 0

Khi dùng làm ngõ ra, Port 0 có thể kéo được 8 ngõ TTL Khi dùng làm ngõ vào, Port 0 phải được set mức logic 1 trước đó

Chức năng địa chỉ / dữ liệu đa hợp: khi dùng các thiết kế lớn, đòi hỏi phải sử dụng bộ nhớ ngoài thì Port 0 vừa là bus dữ liệu (8 bit) vừa là bus địa chỉ(8 bit thấp)

Ngoài ra khi lập trình cho AT89C51, Port 0 còn dùng để nhận mã khi lập trình và xuất mà khi kiểm tra (quá trình kiểm tra đòi hỏi phải có điện trở kéo lên)

+ Port1 (chân 1 – 8) chỉ có một chức năng là IO, không dùng cho mục

đích khác (chỉ trong 8032/8052/8952 thì dùng thêm P1.0 và P1.1 cho bộđịnh thời thứ 3) Tại Port 1 đã có điện trở kéo lên nên không cần thêmđiện trở ngoài.

Port 1 có khả năng kéo được 4 ngõ TTL và còn dùng làm 8 bit địa chỉthấp trong quá trình lập trình hay kiểm tra

Khi dùng làm ngõ vào, Port 1 phải được set mức logic 1 trước đó

+ Port 2 (chân 21 – 28) là port có 2 chức năng:

Chức năng IO (xuất / nhập): có khả năng kéo được 4 ngõ TTL

Chức năng địa chỉ: dùng làm 8 bit địa chỉ cao khi cần bộ nhớ ngoài có địachỉ16 bit Khi đó, Port 2 không được dùng cho mục đích IO

Khi dùng làm ngõ vào, Port 2 phải được set mức logic 1 trước đó

Khi lập trình, Port 2 dùng làm 8 bit địa chỉ cao hay một số tín hiệu điềukhiển

+ Port 3 (chân 10 – 17) là port có 2 chức năng:

Chức năng IO: có khả năng kéo được 4 ngõ TTL

Khi dùng làm ngõ vào, Port 3 phải được set mức logic 1 trước đó

Chức năng khác: mô tả như bảng dưới đây

Bảng 2.1: Chức năng chân Port 3

Nguồn: Chân 40: VCC = 5V± 20%

Chân 20: GNDPSEN (Program Store Enable) (chân 29): Cho phép đọc bộ nhớ chươngtrình mở rộng đối với các ứng dụng sử dụng ROM ngoài, thường được nối

đến chân OC (Out put Control) của ROM đểđọc các byte mã lệnh PSEN sẽ

ở mức logic 0 trong thời gian AT89C51 lấylệnh.Trong quá trình này,PSEN sẽ tích cực 2 lần trong 1 chu kỳ máy

Mã lệnh của chương trình được đọc từ ROM thông qua bus dữ liệu (Port0)

và bus địa chỉ (Port0 + Port2)

Khi 8951 thi hành chương trình trong ROM nội, PSEN sẽ ở mức logic 1.ALE/ PROG (Address Latch Enable / Program) (chân 30): Cho phép táchcác đường địa chỉ và dữ liệu tại Port 0 khi truy xuất bộ nhớ ngoài ALEthường nối với chân Clock của IC chốt (74373,74573)

Các xung tín hiệu ALE có tốc độ bằng 1/6 lần tần số dao động trên chip và

có thể được dùng làm tín hiệu clock cho các phần khác của hệ thống.Xung này có thể cấm bằng cách set bit 0 của SFR tại địa chỉ 8Eh lên 1.Khi đó, ALE chỉ có tác dụng khi dùng làm ngõ vào xung lập trình cho

ROM nội ( PROG ).

EA/VPP (External Access) (chân 31): Dùng để cho phép thực thi chươngtrình từ ROM ngoài Khi nối chân 31 với Vcc, AT89C51 sẽ thực thi chươngtrình từ ROM nội (tối đa 8KB),ngượclại thì thực thi từ ROM ngoài (tối đa64KB) Ngoài ra chân EA được lấy làm chân cấp nguồn 12V lập trình choROM

RST (chân 9): Cho phép reset AT89C51 khi ngõ vào tín hiệu đưa lênmức “1” trong ít nhất là 2 chu kỳ máy

X1,X2(Chân 18.19): Ngõ vào và ngõ ra bộ dao động, khi sử dụng có thểchỉ cần kết nối thêm thạch anh và các tụ như hình vẽ trong sơ đồ Tần

số thạch anh thường sử dụng cho AT89C51 là 12Mhz

Hình 2.6: Sơ đồ kết nối thạch anh

2.2.2 LCD

+ Cấu Tạo: Tính chất quang học của các tinh thể lỏng chúng được sửdụng trong các hiển thị LCD (Liquid Crystal Display) Các tinh thể bìnhthường chúng ở thể rắn với sự định hướng đặc biệt Tuy nhiên ở đây các thẻlỏng được cấu trúc từ các tinh thể động Các tinh thể này có thể điều chỉnh bởi

một điện trường đây là một cách để điều khiển chất lỏng thay đổi từ trongsuốt đến trạng thái mờ đục(Chắn sáng) Sơ đồ cấu trúc cơ bản của LCD nhưhình dưới:

Hình 2.7: Sơ đồ cấu trúc của LCD

+ Nguyên Lý:

Tinh thể lỏng thì được chứa giữa hai tấm thủy tinh.Các điện cực chúngđược làm bay hơi và nắng đọng lên bên trong của các tấm thủy tinh,các điệncực thì được cách li bởi tinh thể lỏng.Các tấm lọc phân cực sáng thì nằm bênngoài trên tấm thủy tinh.Có thể phụ thuộc vào vị trí của mặt phẳng phâncực ,mà ánh sáng tới đi qua các điện cực có thể lọt qua tế bào hoặckhông.Tương ứng với mặt phẳng phân cực, tế bào không được điều khiểnxuất hiện hoàn toàn sáng hoặc tối.Ngày nay,hiển thị LCD được chế tạo chủyếu là sáng khi không có điều khiển.Để hiển thị các hệ thống chữ số hoặc ma

trận điểm,thì các điện cực phải được chế tạo theo dạng như vậy Nếu một điện

áp được cung cấp cho các điện cực và một điện trường sẽ được tạo ra giữa cácđiện cực ,các phân tử của tinh thể lỏng được điều chỉnh Những ảnh tối tươngứng với hình dạng của điện cực được tạo ra trong trường hợp màn hình hoàntoàn trong suốt ,trong lúc đó những ảnh được tạo ra trong trường hợp mànhình hiển thị ở trạng thái cực mờ(chắn sáng:Ảnh trắng nền đen) Màn hìnhhiển thị LCD vì vậy không phát sáng, do đó một nguồn sáng bên ngoài thìluôn cần phải có Với vấn đề chiếu sáng của màn hình LCD ,có 3 cách khácnhau:

-Chế độ phản chiếu(Reflective Mode)

Trong chế độ này ánh sáng được chiếu tới từ phía trước của màn hình qua cáctấm lọc phân cực và điện cực rồi gặp đến gương(Mirror) phản xạ trở lại tạonguồn sáng xuyên qua màn hình đến mắt người.Trong trường hợp này ánhsáng ban ngày hoặc ánh sáng trong phòng cũng đủ để làm nguồn sáng

-Chế độ xuyên thẳng(Transflective Mode)

Trong chế độ này ánh sáng được chiếu từ phía trước và phía sau của màn hình

để tăng hiệu quả chiếu sáng Gương phản xạ được sử dụng ở đây là một lớpbán dẫn trong suốt chỉ cho ánh sáng từ phía sau đi qua và ánh sáng từ phíatrước tới

-Chế độ truyền(Transmission Mode)

Trong chế độ này ánh sáng được chiếu từ phía saucuar màn hình bằng mộtnguồn sáng nhân tạo có thẻ là một bóng đèn hoặc LED thậm chí là một miếngphát sáng đặc biệt

Tùy theo nhà sản xuất và loại LCD mà nguồn cung cấp từ 3 đến 15v

Chúng được mô tả như hình vẽ dưới đây:

Hình 2.8: Các kiểu cấu trúc của màn hình LCD

1 Vss Chân nối đất cho LCD, khi thiết kế mạch ta nối chân

này với GND của mạch điều khiển

2 Vdd Chân cấp nguồn cho LCD, khi thiết kế mạch ta nối

chân này với Vcc=5V của mạch điều khiển

3 Vee Chân này dùng để điều chỉnh độ tương phản của LCD

4

RS

Chân chọn thanh ghi (Register select)

+ Logic “0”: Bus DB0-DB7 sẽ nối với thanh ghilệnh IR của LCD (ở chế độ “ghi” - write) hoặc nốivới bộ đếm địa chỉ của LCD (ở chế độ “đọc” -read)

+ Logic “1”: Bus DB0-DB7 sẽ nối với thanh ghi dữ

liệu DR bên trong LCD.

5

RW

Chân chọn chế độ đọc/ghi (Read/Write) Nối chân R/

W với logic “0” đểLCD hoạt động ở chế độ ghi, hoặc nối với logic “1” đểLCD ở chế độ đọc

6

E

Chân cho phép (Enable) Sau khi các tín hiệu được đặtlên bus DB0-DB7, các lệnh chỉ được chấp nhận khi có

1 xung cho phép của chân E

+ Ở chế độ ghi: Dữ liệu ở bus sẽ được LCD chuyểnvào(chấp nhận) thanh ghi bên trong nó khi pháthiện một xung (high-to-low transition) của tín hiệuchân E

+ Ở chế độ đọc: Dữ liệu sẽ được LCD xuất ra DB7 khi phát hiện

DB0-cạnh lên (low- to-high transition) ở chân E và đượcLCD giữ ở bus đến khi nào chân E xuống mức thấp

Hình 2.9: Sơ đồ chân DS1307

X1,X2: nối với thạch anh 32,768 kHz

Vcc,GND: nguồn một chiều được cung cấp tới các chân này Vcc là đầu vào

5V Khi 5V được cung cấp thì thiết bị có thể truy cập hoàn chỉnh và dữ liệu

có thể đọc và viết Khi pin 3V được nối tới thiết bị này và Vcc nhỏ hơn1,25Vbat thì quá trình đọc và viết không được thực thi,tuy nhiên chức năngtimekeeping không bị ảnh hưởng bởi điện áp vào thấp Khi Vcc nhỏ hơn Vbatthì RAM và timekeeper sẽ được ngắt tới nguồn cung cấp trong (thường lànguồn 1 chiều 3V)

Vbat: Đầu vào pin cho bất kỳ một chuẩn pin 3V Điện áp pin phải được giữ

trong khoảng từ 2,5 đến 3V để đảm bảo cho sự hoạt động của thiết bị

SDA(serial data input/out): là chân vào ra cho 2 đường dây nối tiếp Chân

SDA thiết kế theo kiểu cực máng hở , đòi hỏi phải có một điện trở kéo trongkhi hoạt động

SCL(serial clock input): SCL được sử dụng để đồng bộ sự chuyển dữ liệu

trên đường dây nối tiếp

SQW/OUT(square wave/output driver)- khi được kích hoạt thì bit SQWE

được thiết lập, chân SQW/OUT phát đi 1 trong 4 tần số (1Hz, 4kHz, 8kHz,32kHz) Chân này cũng được thiết kế theo kiểu cực máng hở vì vậy nó cũngcần có một điện trở kéo trong Chân này sẽ hoạt động khi cả Vcc và Vbatđược cấp

 Một vài thông số kỹ thuật:

DS1307 là một IC thời gian thực với nguồn cung cấp nhỏ, dùng để cậpnhật thời gianvà ngày tháng với 56 bytes NV SRAM Địa chỉ và dữliệu được

truyền nối tiếp qua 2 đường bus 2 chiều Nó cung cấp thông tin vềgiờ,phút,giây ,thứ,ngày ,tháng, năm Ngày cuối tháng sẽ tự động được điềuchỉnh với các tháng nhỏ hơn 31 ngày, bao gồm cả việc tự động nhảy năm.Đồng hồ có thể hoạt động ở dạng 24h hoặc 12h với chỉ thị AM/PM DS1307

có một mạch cảm biến điện áp dùng để dò các điện áp lỗi và tự động đóngngắt với nguồn pin cung cấp DS 1307 hoạt động với vai trò slave trên đườngbus nối tiếp Việc truy cập được thi hành với chỉ thị START và một mã thiết

bị nhất định được cung cấp bởi địa chỉ các thanh ghi Tiếp theo đó các thanhghi sẽ được truy cập liên tục đến khi chỉ thị STOP được thực thi

 Sơ đồ khối của DS1307:

Hình 2.10: Sơ đồ khối của DS1307

Địa chỉ Ram và RTC: Thông tin về thời gian và ngày tháng được lấy ra bằng

cách đọc các byte thanh ghi thích hợp Thời gian và ngày tháng được thiết lậpcũng thông qua các byte thanh ghi này bằng cách viết vào đó những giá trịthích hợp nội dung của các thanh ghi dưới dạng mã BCD(binary coded

decreaseimal) Bit 7 của thanh ghi seconds là bit clock halt(CH), khi bit nàyđược thiết lập 1 thì dao động disable, khi nó được xoá về 0 thì dao động đượcenable.

Bảng 2.2: Bảng địa chỉ RAM

DS1307 có thể chạy ở chế độ 24h cũng như 12h Bit thứ 6 của thanh ghihours là bit chọn chế độ 24h hoặc 12h khi bit này ở mức cao thì chế độ 12hđược chọn ở chế độ 12h thì bit 5 là bit AM/PM với mức cao là là PM ở chế

độ 24h thì bit 5 là bit chỉ 20h(từ 20h đến 23h)

+ OUT(output control): Bit này điều khiển mức ra của chân SQW/OUT khiđầu raxung vuông bị cấm Nếu SQWE=0 thì mức logic ở chân SQW/OUT sẽ

là 1 nếu OUT=1,và =0 nếu OUT=0

+ SQWE(square wave enable): Bit này được thiết lập 1 sẽ cho phép đầu racủa bộ tạo dao động Tần số của đầu ra sóng vuông phụ thuộc vào giá trị củaRS1 và RS0

bị được điều khiển bởi Master được gọi là Slaver Đường truyền (Bus) phảiđược điều khiển bởi thiết bị master mà phát ra xung nối tiếp (SerialClock_SCL) điều khiển sự truy cập đường truyền và phát ra điều kiện bắtđầu, dừng (Start ,Stop condition) DS1307 hoạt động như là Slave trên bus 2dây.

Hình 11: Cấc hình bus 2 dây điển hình

Việc truyền dữ liệu chỉ có thể được bắt đầu khi bus không bận

Trong lúc truyền dữ liệu, đường dữ liệu phải ổn định bất cứ khi nào đườngClock là cao (High) Do đó, các điều kiền về đường truyền sau được địnhnghĩa:

HIGH - LOW trong khi xung clock vẫn cao (H), đây là điều kiện bắt đầu(Start Condition)

LOW - HIGH trong khi xung clock vẫn cao (H), đây là điều kiện dừng (StopCondition)

Data valid: trạng thái của đường dữ liệu biểu diễn dữ liệu hợp lệ khi mà : sau

điều kiện Start đường dữ liệu ổn định trong khoảng thời gian chu kỳ cao(HIGH) của tín hiệu clock Dữ liệu trên đường phải thay đổi trong chu kỳ

thấp (LOW) của tín hiệu clock Có 1 xung clock/ 1 bit dữ liệu Mỗi dữ liệutruyền đi với điều kiện Start và kết thúc với điều kiện Stop Số byte dữ liệutruyền giữa điều kiện Start và Stop là không giới hạn và được quyết định bởithiết bị master Sau khi một byte được truyền thì được báo nhận ở bộ thu vớibit thứ 9.

hiệu báo nhận sau khi nhận mỗi byte Thiết bị master phải phat ra thêm 1xung clock để ghép với bit báo nhận này Thiết bị báo nhận phải kéo đườngSDA xuống trong suốt xung clock báo nhận như là cách mà đường SDA ổnđịnh thấp trong chu kỳ High của xung clock báo nhận Dĩ nhiên, thời gianthiết lập và thời gian giữ (chờ) phải được tính toán đến Master phải báo hiệukết thúc dữ liệu đến Slave bằng cách không phát ra một bit báo nhận trên bytecuối cùng mà được ghi vào Slave Trong trường hơp này, Slave phải đểđường dữ liệu ở mức cao (H) để cho phép Master phát ra điều kiện STOP

Hai chế độ hoạt động của DS1307:

DS1307 có thể hoạt động ở 2 chế độ sau:

Chế độ slave nhận( chế độ DS1307 ghi):chuỗi dữ liệu và chuỗi xung clock

sẽ được nhận thông qua SDA và SCL Sau mỗi byte được nhận thì 1 bitacknowledge sẽ được truyền các điều kiện START và STOP sẽ được nhậndạng khi bắt đầu và kết thúc một truyền 1 chuỗi nhận dạng địa chỉ được thựchiện bởi phần cứng sau khi chấp nhận địa chỉ của slave và bit chiều Byte địachỉ là byte đầu tiên nhận được sau khi điều kiện START được phát ra từmaster Byte địa chỉ có chứa 7 bit địa chỉ của DS1307, là 1101000, tiếp theo

đó là bit chiều (R/ w ) cho phép ghi khi nó bằng 0 sau khi nhận và giải mã

byte địa chỉ thì thiết bị sẽ phát đi 1 tín hiệu acknowledge lên đường SDA Saukhi DS1307 nhận dạng được địa chỉ và bit ghi thì master sẽ gửi một địa chỉthanh ghi tới DS1307 , tạo ra một con trỏ thanh ghi trên DS1307 và master sẽ

truyền từng byte dữ liệu cho DS1307 sau mỗi bit acknowledge nhận được.sau đó master sẽ truyền điều kiện STOP khi việc ghi hoàn thành.

Chế độ slave phát ( chế độ DS1307 đọc): byte đầu tiên slave nhận được tương

tự như chế độ slave ghi Tuy nhiên trong chế độ này thì bit chiều lại chỉ chiềutruyền ngược lại Chuỗi dữ liệu được phát đi trên SDA bởi DS 1307 trong khichuỗi xung clock vào chân SCL Các điều kiện START và STOP được nhậndạng khi bắt đầu hoặc kết thúc truyền một chuỗi byte địa chỉ nhận được đầutiên khi master phát đi điều kiện START Byte địa chỉ chứa 7 bit địa chỉ củaslave và 1 bit chiều cho phép đọc là 1 sau khi nhận và giải mã byte địa chỉ thìthiết bị sẽ nhận 1 bit acknowledge trên đường SDA Sau đó DS1307 bắt đầugửi dữ liệu tới địa chỉ con trỏ thanh ghi thông qua con trỏ thanh ghi nếu contrỏ thanh ghi không được viết vào trước khi chế độ đọc được thiết lập thì địachỉ đầu tiên được đọc sẽ là địa chỉ cuối cùng chứa trong con trỏ thanh ghi.DS1307 sẽ nhận được một tín hiệu Not Acknowledge khi kết thúc quá trìnhđọc

CHƯƠNG III: THIẾT KẾ CHƯƠNG TRÌNH

1.1 Mạch mô phỏng

S Đ

Yes

No

Yes Yes

No

A_Ho

ur

= Hour

? Yes _ A Min

= Minut

e

? N

3 4

3 2

2 1