Báo cáo chuyên đề chuyển mạch số 1

Kiến trúc trường chuyển mạch kênh• Chuyển mạch kênh tín hiệu số là quá trình thực hiện trao đổi nội dung thông tin số trong các khe thời gian của các tuyến PCM đầu vào tới đầu ra.. • Th

GVHD: ThS GVC Nguyễn Hứa Duy Khang

Bộ môn Điện Tử Viễn Thông

Khoa Công Nghệ

TRƯỜNG ĐẠI HỌC CẦN THƠ

Nhóm 1:

Nguyễn Thành Luân 1090948 Nguyễn Văn Phúc 1090962 Trà Chí Nguyện 1090954Báo cáo chuyên đề

Chuyển Mạch Số

Chuyển Mạch Số

Kiến trúc trường chuyển mạch

kênh

Kiến trúc trường chuyển mạch kênh

• Chuyển mạch kênh tín hiệu số là quá trình thực

hiện trao đổi nội dung thông tin số trong các khe thời gian của các tuyến PCM đầu vào tới đầu ra.

• Theo nguyên tắc hoạt động, kiến trúc trường

chuyển mạch kênh được chia thành hai dạng:

 Trường chuyển mạch không gian S (Space)

 Trường chuyển mạch thời gian T (Time)

1 Trường chuyển mạch không

1 Trường chuyển mạch không

1 Trường chuyển mạch không

gian số

1 Trường chuyển mạch không

gian số

Khối ma trận chuyển mạch:

• Là ma trận hai chiều gồm các cổng đầu vào và đầu ra

• Trên cổng là các tuyến PCM với chu kì khung là 125 µs

• Điểm nối trong ma trận là các phần tử logic không nhớ (thường là mạch AND)

1 Trường chuyển mạch không

gian số

Khối điều khiển khu vực :

• Bộ nhớ điều khiển kết nối CMEM

• Bộ giải mã địa chỉ DEC

• Bộ đếm khe thời gian TS.C

• Bộ chọn SEL

1 Trường chuyển mạch không

• Đưa tính hiệu đồng bộ vào bộ chọn SEL

• Bộ giải mã địa chỉ DEC giải mả tín hiệu điều khiển cổng kết nối AND

• Viêc ngắt các kết nối thông qua bộ nhớ điều khiển kết nối SMEM

Ví dụ

• Có 4 tuyến PCM tức là có 120 thuê bao, mỗi thuê bao

được gắn với 1 khe thời gian TS Ở thời điểm TS1 thì chỉ

có 4 thuê bao của 4 tuyến PCM tương ứng gắn với khe

thời gian TS1 được kết nối với tuyến truyền , còn các thuê bao gắn với các khe thời gian khác thì không được kết nối với tuyến truyền.

• 4 thuê bao ứng với các TS1 được kết nối với tuyến truyền theo nguyên tắc thì cả 4 thuê bao đó được kết nối với

nhau, nhưng người ta tiếp tục sử dụng các cổng and để thực hiện kết nối giữa 2 trong 4 thuê bao đó theo yêu cầu kết nối Các cổng and đó tập hợp lại thành ma trận chuyển mạch.

• Ví dụ: muốn kết nối 2 máy TS1 của 2 tuyến PCM 3 và 4 thì người ta điều khiển để đóng cổng AND giữa tuyến PCM 3

và 4.

2 Trường chuyển mạch thời gian số

Giới thiệu:

• Chức năng: thực hiện quá trình chuyển nội dung thông tin từ khe thời gian này sang khe thời gian khác ma không vượt quá khung PCM.

• Thực hiện theo nguyên tắc trao đổi khe thời gian nội TSI.

• Có hai quá trình điều khiển:

 Điều khiển đầu vào.

 Điều khiển đầu ra

2 Trường chuyển mạch thời gian số

Cấu tạo gồm hai khối chính:

• Khối nhớ thoại SMEM (Speech MEMory): Hoạt động

theo nguyên tắc ghi tuần tự

• Khối điều khiển cục bộ LOC.

Gồm hai thành phần:

 CMEM: lưu trữ thông tin điều khiển SMEM, số thứ tự

ô nhớ và nội dung dữ liệu mà CMEM cần trao đổi nội dung

 TS.C: nhận xung đồng hồ từ hệ thống điều

khiển(SEL1,SEL2) để đồng bộ hoá quá trình ghi và

đọc

2 Trường chuyển mạch thời gian số

Nguyên lý hoạt động:

• Trước tiên nội dung thông tin của PCM đầu vào sẽ được ghi tuần tự vào thanh ghi SMEM Nên thông tin chứa trong TS3 sẽ được chứa trong ô nhớ có địa chỉ là 3

• CMEM sẽ lưu địa chỉ của SMEM vào ô nhớ của mình, quá trình này diễn ra ngẫu nhiên Địa chỉ ô nhớ SMEM là 3 sẽ được lưu vào ô nhớ thứ 8 của CMEM

• Con trỏ địa chỉ của CMEM sẽ quét đồng bộ với khe thời

gian PCM Khi khe thời gian của PCM trùng với địa chỉ

con trỏ CMEM thì SEL1 điều khiển CMEM ghi nội dung ô nhớ của nó lên SMEM, sau đó SEL2 sẽ đọc nội dung

thông tin của SMEM ra PCM đầu ra.

2 Trường chuyển mạch thời gian số

sẽ điều khiển CMEM chuyển nội dung ô nhớ thứ 8

là 3 về SMEM tại vị trí thứ 3 sau đó bộ chọn SEL2

sẽ dò tại vị trí số 3 của SMEM đọc nội dung thông

tin của ô nhớ đó ra PCM đầu ra.

2 Trường chuyển mạch thời gian số

Tính chất:

• Gây trễ tín hiệu không vượt quá một khung PCM

(125 µs) Td (max) = (n-1)TS.

• Tốc độ ghi đọc bộ nhớ lớn gấp 2 lần tốc độ

luồng PCM nên số khe thời gian trong một

khung không vượt quá 1024 do giới hạn của

công nghệ vật liệu điện tử.

3 Trường chuyển mạch ghép TST

• Hệ thống chuyển mạch số được xem là hệ thống tổn

thất

• Hạn chế trong trường chuyển mạch không gian (S) là

hiện tượng tắc nghẽn làm suy giảm chất lượng hệ thống

• Tốc độ xử lý và thời gian trễ làm ảnh hưởng lớn đến

hiệu năng trường chuyển mạch thời gian (T)

• Vì vậy, để nâng cao hiệu năng của trường chuyển mạch; trong thực tiễn các trường chuyển mạch thường được ghép nối đa tầng và phối hợp giữa các kiểu chuyển

mạch (T) và (S)

• Mục tiêu kết nối đa tầng : Nhằm tăng dung lượng hệ thống, giảm bớt độ phức tạp và số lượng thiết bị trong trường

chuyển mạch

• Có 2 kiểu kết nối trong trường chuyển mạch kênh là : kết nối đầy đủ và kết nối từng phần Hai kiểu kết nối trên nhằm đảm bảo khả năng không tắc nghẽn hoàn toàn cho trường

chuyển mạch

• Nguyên tắc ghép nối các trường chuyển mạch 3 tầng tuân

thủ theo định lý Clos :

Ma trận chuyển mạch kết nói 3 tầng không tắc nghẽn khi

và chỉ khi số kết nối trung gian r 2 ≥n + m – 1 Trường hợp đặc biệt khi n=m thì r 2 ≥2n – 1

(Trong đó, r2 là số chuyển mạch không gian n là số ngõ vào m

là số ngõ ra)

3 Trường chuyển mạch ghép TST

• Các tầng chuyển mạch được ghép theo nhiều mô hình khác nhau như: TS, ST, STS, TST tuỳ theo dung lượng

và kiến trúc điều khiển hệ thống

• Mô hình TST thường được sử dụng nhiều nhất trong các

hệ thống chuyển mạch thương mại

• Theo lý thuyết, mô hình TST có hệ số tập trung là 1:1 và đảm bảo nguyên tắc không tắc nghẽn

• Trong thực tế, mô hình TST giải quyết bài toán mở rộng dung lượng và sử dụng cho các kết nối hai hướng

3 Trường chuyển mạch ghép TST

3 Trường chuyển mạch ghép TST

Trong hình 2.6, tầng T1 hoạt động theo nguyên tắc SWRR

(điều khiển đầu ra) và T2 hoạt động theo nguyên tắc

RWSR (điều khiển đầu vào).

• A truyền và nhận thông tin dữ liệu trên TS#05 B truyền

và nhận thông tin trên TS#10

• Khe thời gian trung gian giữa T1-S và S-T2 là TS#15

• Thông tin điều khiển tại các CMEM tầng T được viết tắt

dưới dạng a[b] trong đó [a: chỉ số ngăn nhớ, b: nội dung

ngăn nhớ

3 Trường chuyển mạch ghép TST

3 Trường chuyển mạch ghép TST

Nhận xét :

• Hướng kết nối từ A B qua SMEM1(T1)  S 

SMEMN(T2), các bộ nhớ CMEM1(T1) và CMEMN(T2) có nội dung tương ứng là 15[5] và 15[10]

• Hướng kết nối từ B A qua SMEMN(T1)  S 

SMEM1(T2), các bộ nhớ CMEMN(T1) và CMEM1(T2) có nội dung tương ứng là 15[10] và 15[5]

• Các khối điều khiển chuyển mạch CMEM tại các tầng hoàn toàn giống nhau

• Để tiết kiệm số bộ điều khiển ta có thể sử dụng 1 bộ điều

khiển chung Nhưng trong trường hợp đặc biệt là khi khe

thời gian trung gian giống nhau thì xảy ra hiện tượng tranh chấp đầu ra Giải pháp để tránh trường hợp này là sử dụng

3 Trường chuyển mạch ghép TST

• Hình 2.6 (A*) ta có thể điều khiển được 2 bộ điều khiển

CMEM tại 2 tầng chuyển mạch bằng 1 khối điều khiển khi

sử dụng bộ nhớ đối ngẫu

• Hình 2.6 (B*) là trường hợp sử dụng 1 bộ nhớ dùng chung khi ta chọn chuyển mạch tầng T1 theo nguyên tắc RWSR

và tầng T2 theo nguyên tắc SWRR

• Chọn khe thời gian trung gian trong trường chuyển mạch TST là một khâu quan trọng Phương pháp tìm kiếm khe thời gian trung gian rỗi được thực hiện qua việc xử lý tìm

kiếm các cặp bit (bận/rỗi) tại đầu vào tầng T1 và đầu ra

tầng T2

3 Trường chuyển mạch ghép TST

• Phương pháp tìm kiếm các cặp bit (bận/rỗi) tại 2 đầu là

phương pháp tìm kiếm kiểu mặt nạ chọn kênh

• Các bit trong thanh ghi trạng thái và thanh ghi mặt nạ thể

hiện rõ sự bận/rỗi của các kênh thông qua bản đồ ánh xạ

trạng thái

3 Trường chuyển mạch ghép TST

• Thanh ghi trạng thái là sơ đồ ánh xạ trạng thái hiện thời của các

kênh được chọn (bit 1 thể hiện trạng thái rỗi của kênh, bit 0 thể

hiện trạng thái bận của kênh).

• Thanh ghi mặc nạ là 1 logic nhị phân có độ dài bằng thanh ghi trạng

thái, tồn tại 2 bit có giá trị 1 và còn lại là các bit 0 Nhiệm vụ: là lựa chọn 2 khe thời gian rỗi (đầu vào và đầu ra), Các bit 1 sẽ di chuyển trên thanh ghi mặc nạ cho đến khi trùng khớp và tìm ra khe thời gian

rỗi tương ứng trên thanh ghi trạng thái, kết quả thu được qua phép

toán AND giữa 2 thanh ghi.

• Ba thuật toán thường được sử dụng trong cách thức di chuyển mặt

nạ gồm:

i) Phương pháp ngẫu nhiên – liên tiếp:

Dựa trên nguyên tắc tìm kiếm ngẫu nhiên một khe thời gian rỗi.

Thời gian tìm kiếm sẽ kéo dài nếu số lượng kênh bị chiếm dụng tăng lên.

3 Trường chuyển mạch ghép TST

ii) Phương pháp cố định - liên tiếp:

 Phương pháp này chỉ định khe thời gian đầu tiên sau đó tìm

liên tiếp trên toàn dải.

 Hiệu ứng trải dài các kênh bị chiếm dụng bắt đầu từ kênh được chọn và xác xuất chọn kênh trong phương pháp này không

giống nhau.

iii) Phương pháp thử lập:

 Phương pháp này dựa trên đặc tính của lưu lượng yêu cầu và

sự chiếm dụng ngẫu nhiên của các khe thời gian.

 Quá trình thử lập dựa theo khoảng thời gian chiếm dụng khe thời gian.

 Đặc biệt hiệu quả nếu mô hình lưu lượng đầu vào được xác

Ví dụ minh hoạ hoạt động của chuyển

mạch ghép TST

Hoạt động tại Tầng T1

Tầng T1: hoạt động theo nguyên tắc điều khiển đầu

ra (SWRR – Sequence Write Random Read)

• Thông tin dữ liệu được đưa vào khe TS05 (A) Nội dung khe TS05 được ghi vào ngăn nhớ “05” trong SMEM

• Đồng thời ngăn nhớ “15” của bộ điều khiển (T1) chứa địa chỉ của ngăn nhớ thứ “05” dưới dạng nhị phân

• Căn cứ vào địa chỉ TS05 bộ điều khiển trung tâm phát lệnh đọc nội dung khe thời gian TS05 trong ngăn nhớ

“05” và chuyển nội dung khe TS05 sang khe TS15

• Khe TS15 truyền tiếp đến tầng S tại cổng số 4 đầu vào

Hoạt động tại Tầng S

• Giả sử, nội dung thông tin khe TS15 được chuyển từ

cổng số 4 đầu vào ra TS15 cổng số 1 đầu ra tại tầng S

• Thanh ghi địa chỉ của bộ chọn SEL trong khối điều khiển LOC trỏ đến ngăn nhớ thứ “03” để ghi địa chỉ tiếp điểm thứ 4 ( giao của hàng 4 và cột 1)

• Qua sự phối hợp TS.C  khi con trỏ chỉ đến địa chỉ 03, thời gian hệ thống sẽ trùng với khe TS15 trên các tuyến PCM  tiếp điểm được đóng, nội dung của ngăn nhớ

“03” được chuyển vào khe TS15

• Khe TS15 được truyền đến tầng T2

Hoạt động tại Tầng T2

Tầng T2: hoạt động theo nguyên tắc điều khiển đầu

vào (RWSR – Random Write Sequence Read).

• Nội dung khe TS15 nhận được từ tầng S lưu vào ngăn nhớ thứ “15” trong SMEM

• Nội dung ngăn nhớ “15” được ghi vào ngăn nhớ thứ “10” trong bộ điều khiển (T2)

• Đồng thời, địa chỉ ngăn nhớ “15” cũng được ghi vào

ngăn nhớ “10” trong bộ điều khiển (T2) dưới dạng nhị

phân

• Quá trình đọc nội dung khe thời gian được thực hiện

tuần tự  nội dung ngăn nhớ “10” của bộ nhớ dữ liệu được đọc ra khe TS10 (B)

Chuyển mạch thủ công

Thiết bị chuyển mạch số