BỘ NHỚ MÁY TÍNH(DTV340)

Pre-charge  Hoạt động đọc hủy: khi ô nhớ được chọn và cả 2 đường Bit Lines đều là logic 0  quá trình đọc dữ liệu từ tế bào có thể bị mất đi nội dung  Giải pháp: Nạp điện trước cho cả

transistor thông qua

việc kết nối với một

Row Select Line

Trạng thái nghỉ

o Khi đường Wordline tắt thì 2 transistor sẽ đóng và 2 cổng đảo

sẽ tự phản hồi thông tin vào nhau để củng cố các dữ liệu được lưu trữ khi nguồn vẫn được cung cấp

Cổng đảo (CMOS Logic)

6-Transistor trong ô nhớ SRAM

Cách chọn 1 ô nhớ

 1 hàng ô nhớ sẽ được chọn tại một thời điểm bằng cách kích

hoạt Row Select Line Sau đó 2 transistor T1 và T2 sẽ được mở

và kết nối với flip flop bằng Bit Lines Khi ô nhớ đã được chọn thì

ta có thể ghi vào hoặc đọc dữ liệu ra

Dữ liệu hiện tại: x=1

Dữ liệu được ghi: x= 0

Ghi dữ liệu vào ô nhớ

Thiết lập dữ liệu Ba = 0

Bb = 1

 Nút x bắt buộc phải chọn logic 0 thì ngõ ra của cổng đảo đầu tiên sẽ là

1 và được củng cố logic 1 tại nút y thiết lập bởi dòng Bit Lines Bb

Row selected

Pre-charge

 Hoạt động đọc hủy: khi ô nhớ được chọn và cả 2 đường Bit Lines đều

là logic 0  quá trình đọc dữ liệu từ tế bào có thể bị mất đi nội dung

 Giải pháp: Nạp điện trước cho cả 2 đường Bit Lines lên logic 1 trước khi lựa chọn tế bào

Khi pre-charge được kích hoạt  cả 2 Bit Lines được

chọn lên 1

!! Quá trình này phải được thực hiện trước khi thực hiện các

hoạt động tiếp theo như thay đổi địa chỉ…

Đọc dữ liệu từ ô nhớ

 Khi một ô nhớ được kết nối với đường Bit Lines, dòng Ba sẽ kết nối tới nút x và vẫn duy trì trạng thái logic 1 trong khi dòng Bb sẽ kết nối tới nút y và xả logic 1 để thể hiện trạng thái logic 0

Row selected

Data: x=1

Bộ khuếch đại cảm biến

Bộ khuếch đại cảm biến dùng

để kiểm tra sự khác biệt của 2 đường Bit Lines để xem bit được đọc là 0 hay 1

Mạch thực hiện 1 cổng đảo cross-coupled cung cấp 1 flip flop với chức năng tương tự như sử dụng trong ô nhớ

Tóm lại

Kiến trúc SRAM điển hình

Mô hình khối SRAM

Din và Dout thường được dùng để lưu số bit dữ liệu vào ra

 Trong trường hợp độ rộng dữ liệu lớn hơn 8 (16, 32, 64 bit)

 phải có thêm tín hiệu Byte Enable

SRAM typical signals

Name Description

Chip select Được kích hoạt trong quá trình SRAM hoạt động

Address Chỉ định địa chỉ ô nhớ cần ghi vào hay đọc ra

Data

(bi-directional) Chỉ định dữ liệu được ghi vào (write operation) Dữ liệu được đọc ra từ SRAM (read operation)

Write Enable Được kích hoạt khi thực hiện thao tác ghi

Output Enable Được kích hoạt khi thực hiện thao tác đọc (hoặc trong

tất cả các thao tác)

Byte Enable

signals Dùng 1 nhóm tín hiệu để chỉ định 1 nhóm các bytes trên đường dữ liệu được chọn

Đồng bộ và bất đồng bộ

 SRAMs đồng bộ: các linh kiện được đồng bộ theo tín hiệu bên ngoài gọi là clock Linh kiện được đọc ghi phải dựa trên trạng thái hiện tại của clock Trạng thái này có thể là cạnh lên hoặc cạnh

xuống

 SRAMS bất đồng bộ: chúng sẽ được đọc hoặc ghi bất cứ khi nào

có các lệnh điều khiển đọc ghi phù hợp

 SRAMs đồng bộ có thể đồng bộ hóa giữa chu kỳ đọc hoặc ghi với clock của vi xử lý, do đó có thể được sử dụng trong các ứng dụng tốc độ rất cao

Định thời chế độ đọc SRAM cơ bản

(Bất đồng bộ)

tAA (access time for address): khoảng thời gian từ lúc tín

hiệu trên đường địa chỉ thay đổi tới lúc dữ liệu đầu

ra trên đường data ổn định

tOHA (output-hold time): Khoảng thời gian dữ liệu trên

đường data còn hợp lệ khi tín hiệu trên đường address bắt đầu thay đổi

Định thời chế độ ghi SRAM cơ bản

(Bất đồng bộ)

tAW Địa chỉ này có giá trị hợp lệ trong khoảng thời gian

trên

tSD Dữ liệu được ghi vào sẽ hợp lệ trong khoảng thời gian

trên trước khi tín hiệu WE trở về trạng thái không kích hoạt

Setup Time & Hold time

 Setup time: Lượng thời gian tối thiểu để tín hiệu data được ổn định trước khi có sự tác động của clock để dữ liệu được chính xác khi lấy mẫu

 Hold time: Lượng thời gian tối thiểu để tín hiệu data được ổn định sau khi có sự tác động của clock để dữ liệu được chính xác khi lấy mẫu

 Những định nghĩa này được sử dụng trong mạch đồng bộ

Data

Clk

tsu

th

Ví dụ về chế độ đọc trong kiểu Flow Through ( đồng bộ )

 Pipeline: Dữ liệu được đọc từ ô nhớ sẽ được lưu trữ trong một dãy các thanh ghi trước khi đưa ra ngoài Với xử lý đọc, kiểu này tốn 1 chu kỳ clock và với xử lý ghi sẽ tốn hai chu kỳ clock

 Flow Through: Loại này không có thanh ghi để lưu dữ liệu ở ngõ ra mà dữ liệu sẽ được gửi trực tiếp từ vùng nhớ ra đường

dữ liệu bên ngoài Với loại này thì cả ghi và đọc đều tốn một chu kỳ

Kiểu Flow Through và kiểu

Pipeline

Chế độ đọc giữa các kiểu

Chế độ đọc trong kiểu Burst

 Trong kiểu Burst, nhiều bit dữ liệu được chọn sử dụng một địa chỉ duy nhất, được tăng lên bằng cách sử dụng một bộ đếm trong chip

Chế độ ghi trong kiểu Flow Through

Standard write so với Late write

 Trong thực tế có 2 chế độ viết:

 Standard write: thường được sử dụng trên các ứng dụng tương thích với PC, chuyển đổi từ chế độ đọc sang chế độ ghi mất 2 chu kỳ chết

 Late write: được ưa chuộng các máy trạm hiệu suất cao,

chuyển đổi từ chế độ đọc sang chế độ ghi mất 1 chu kỳ chết

 Trong chế độ Late Write, RAM yêu cầu dữ liệu tại cạnh lên của clock phải chậm hơn cạnh được sử dụng tại tín hiệu Address

và Control

Standard write vs Late write

(Ví dụ về kiểu Pipeline)