Đáp án ngân hàng Điện Tử Số pptx

Phần tử lôgic “Phủ định”- NOT: Định nghĩa, hàm lôgic, ký hiệu, bảng trạngthái, giản đồ thời gian, mạch điện thực hiện phần tử NOT.. Phần tử lôgic “Và”-AND: Định nghĩa, hàm lôgic, ký hiệu

TRƯỜNG ĐẠI HỌC KỸ THUẬT CÔNG NGHIỆP

KHOA ĐIỆN TỬ

Bộ môn: Kỹ thuật điện tử

ĐÁP ÁN NGÂN HÀNG CÂU HỎI THI KẾT THÚC HỌC PHẦN

HỌC PHẦN: KỸ THUẬT ĐIỆN TỬ 3a

(3 TÍN CHỈ)

DÙNG CHO ĐÀO TẠO BẬC ĐẠI HỌC THEO HỌC CHẾ TÍN CHỈ

CHO NGÀNH KHOA ĐIỆN TỬ

THÁI NGUYÊN - 8/2007

TRƯỜNG ĐẠI HỌC

KỸ THUẬT CÔNG NGHIỆP

KHOA ĐIỆN TỬ

Bộ môn: Kỹ thuật điện tử

CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT

NAMĐỘC LẬP – TỰ DO – HẠNH PHÚC

Thái Nguyên, ngày 20 tháng 8 năm 2007

ĐÁP ÁN NGÂN HÀNG CÂU HỎI THI

KỸ THUẬT ĐIỆN TỬ 3a

Sử dụng cho hệ đại học theo các chuyên ngành: Tin học, Điều khiển tự động, Kỹ

thuật điện tử, Điện tử viễn thông

1 NỘI DUNG ĐÁNH GIÁ THI KẾT THÚC HỌC PHẦN:

Sinh viên nắm được các kiến thức cơ bản về điện tử số: Cơ sở đại số lôgic Các cổnglogic cơ bản, thông dụng Các mạch Trigơ Các bộ đếm, mã hoá, giải mã, thanh ghi, chuyểnđổi tín hiệu và bộ nhớ

2 PHƯƠNG PHÁP ĐÁNH GIÁ

Thi kết thúc học phần là thi viết với thời lượng 90 phút, chấm điểm theo thang điểm 10

3 NGUYÊN TẮC TỔ HỢP ĐỀ THI

Mỗi đề thi có 3 câu hỏi

Mỗi đề thi được tổ hợp từ 1 câu hỏi lý thuyết (Phần: 4.1) và 2 câu hỏi bài tập (Phần:4.2; 4.3)

4 ĐÁP ÁN NGÂN HÀNG CÂU HỎI

4.1 CÂU HỎI LOẠI 1 (3 ĐIỂM) Câu 1 Các phép toán, các quy tắc, định luật, định lý cơ bản của đại số lôgíc?

Trả lời

- Các phép toán:

+ Phép nhân (và) - kí hiệu là AND

+ Phép cộng (hoặc) - kí hiệu là OR

+ Phép phủ định (đảo) - kí hiệu là NOT

Câu 3 Trình bày nguyên tắc tối giản hoá hàm lôgic bằng phương pháp bìa Các nô?

Cho ví dụ minh hoạ?

+ Cho ví dụ minh hoạ

Câu 4 Các hệ thống số đếm thường sử dụng trong kỹ thuật số?

Trả lời

- Hệ thập phân (Decimal Number System)

+ Cấu tạo

+ Tính chất

+ Khả năng thao tác toán học

- Hệ nhị phân (Binary number System)

+ Cấu tạo

+ Tính chất

+ Khả năng thao tác toán học

- Hệ cơ số 16 (Hexa Decimal System)

Câu 5 Phần tử lôgic “Phủ định”- NOT: Định nghĩa, hàm lôgic, ký hiệu, bảng trạng

thái, giản đồ thời gian, mạch điện thực hiện phần tử NOT

- Giản đồ thời gian

- Mạch điện thực hiện phần tử NOT

Câu 6 Phần tử lôgic “Và”-AND: Định nghĩa, hàm lôgic, ký hiệu, bảng trạng thái, giản

đồ thời gian, mạch điện thực hiện phần tử AND

- Giản đồ thời gian

- Mạch điện thực hiện phần tử AND

Câu 7 Phần tử lôgic “Hoặc”- OR: Định nghĩa, hàm lôgic, ký hiệu, bảng trạng thái,

giản đồ thời gian, mạch điện thực hiện phần tử OR

- Giản đồ thời gian

- Mạch điện thực hiện phần tử OR

Câu 8 Phần tử lôgic “Và -phủ định”- NAND: Định nghĩa, hàm lôgic, ký hiệu, bảngtrạng thái, giản đồ thời gian, mạch điện thực hiện phần tử NAND

- Giản đồ thời gian

- Mạch điện thực hiện phần tử NAND

Câu 9 Phần tử lôgic “Hoặc - phủ định”- NOR: Định nghĩa, hàm lôgic, ký hiệu, bảng

trạng thái, giản đồ thời gian, mạch điện thực hiện phần tử NOR

- Giản đồ thời gian.

- Mạch điện thực hiện phần tử NOR

Câu 10 Phần tử lôgic tương đương (cùng dấu): Định nghĩa, hàm lôgic, ký hiệu, bảng

trạng thái, giản đồ thời gian, mạch điện thực hiện phần tử cùng dấu

- Giản đồ thời gian

- Mạch điện thực hiện phần tử cùng dấu

Câu 11 Phần tử khác dấu (cộng môđun 2): Định nghĩa, hàm lôgic, ký hiệu, bảng trạng

thái, giản đồ thời gian, mạch điện thực hiện phần tử khác dấu

- Giản đồ thời gian

- Mạch điện thực hiện phần tử khác dấu

Câu 12 Trigơ (Flip-Flop) là gì? Đặc điểm của Trigơ?

Trả lời

- Định nghĩa về Trigơ

- Các đặc điểm cơ bản của Trigơ

Câu 13 Trigơ R-S không đồng bộ: Sơ đồ mô phỏng, nguyên lý làm việc, bảng trạng

Câu 14 Trình bày về Trigơ J-K: Sơ đồ mô phỏng, nguyên lý làm việc, bảng trạng thái,

- Bản chất của mạch chuyển đổi tín hiệu tương tự - số (ADC)

- Lấy ví dụ minh họa

Câu 18 Chức năng, bản chất của mạch chuyển đổi tín hiệu số - tương tự (DAC)? Cho

một ví dụ minh hoạ?

Trả lời

- Chức năng

- Bản chất của mạch chuyển đổi tín hiệu tương tự - số (ADC)

- Lấy ví dụ minh họa

x x y y

F

4.2 CÂU HỎI BÀI TẬP LOẠI 1 (3 ĐIỂM)

Câu 1 Cho các mạch lôgic có cấu trúc như hình 1 a) và b) với 2 đầu vào có các biến

lôgic x1 và x2 tác động, 1 đầu ra nhận được các hàm lôgic lần lượt là F1 và F2

a) Hãy tìm biểu thức của F1 và F2 ở

dạng đầy đủ

b) Biến đổi các biểu thức đã tìm được

ở câu a) về dạng tối giản theo 2 cách:

- F1  (x y)(xy) x xx y yy yx y yF2 (điều phải chứng minh)

c) Tìm cấu trúc tương đương với cấu trúc hình 1 trong đó chỉ sử dụng 1 loại phần

tử NAND (hoặc chỉ 1 loại phần tử NOR) có 2 đầu vào

- F2  (x y)  ( y)  (x y) (x y)

- F1  (xy)(xy)  (xy)  (xy)

Cấu trúc tương đương :

Câu 2 Một hàm lôgic 3 biến F(x1,x2,x3) gồm có 6 số hạng, ở dạng đầy đủ có biểu thứcsau: F(x1 ,x2 ,x3 ) x1 x2 x3 x1 x2 x3 x1 x2 x3 x1 x2 x3 x1 x2 x3 x1 x2x3

a) Hãy thiết lập bảng trạng thái và viết bìa các nô cho hàm F

b) Tìm biểu thức tối giản của F nhờ quy tắc Cácnô

c) Xây dựng cấu trúc thực hiện F từ các phần tử NOR có 2 đầu vào

F  c) Xây dựng cấu trúc thực hiện F từ các phần tử NOR có 2 đầu vào.

3 2 3

b) CMR khi tối giản F1 và F2 ta có F1 = F2

c) Tìm 1 dạng cấu trúc thứ 3 tương đương với cấu trúc hình 2 a) để thực hiện hàm F1

chỉ từ các phần tử NAND 2 đầu vào Tương tự tìm 1 cấu trúc chỉ gồm các phần tử NORtương đương với hình 2 b) để thực hiện hàm F2

1

F000111100110111

101

y y x x

c) Tìm 1 dạng cấu trúc thứ 3 tương đương với cấu trúc hình 2 a) để thực hiện hàm

F1 chỉ từ các phần tử NAND 2 đầu vào Tương tự tìm 1 cấu trúc chỉ gồm các phần

tử NOR tương đương với hình 2 b) để thực hiện hàm F2.

- F1  (x y)  (x y)  (x y)  (x y)  (x y)(x y)

- F2  (xy)(xy)  (xy)(xy)  (xy)(xy)  (xy)  (xy)

Câu 4 Cho 2 cấu trúc như hình 3 a) và b) dùng để thực hiện các hàm lôgic G1 và G2

với các biến lôgic đầu vào là A và B

a) Thiết lập biểu thức lôgic của G1 và G2

b) Đơn giản biểu thức đã thu được và tìm

mối quan hệ giữa G1 và G2

c) Tìm 2 cấu trúc tương đương với 2 cấu

trúc trên chỉ thực hiện các hàm G1 (hoặc

G2) bằng các phần tử NAND (hoặc NOR)

c) Tìm 2 cấu trúc tương đương với 2 cấu trúc trên chỉ thực hiện các hàm G1 (hoặc

G2) bằng các phần tử NAND (hoặc NOR) có 2 đầu vào

- G1  (A B)  (A B)  (A B) (A B)

G1A

B B A A

2

(x x x x x x x x x x

a) Hãy thiết lập bảng trạng thái của F, từ đó xây dựng bìa Cácnô của F

b) Tối giản hoá hàm F bằng quy tắc Cácnô

c) Xây dựng mạch lôgic thực hiện hàm F chỉ dùng phần tử NAND có 2 đầuvào

Trả lời

a) Hãy thiết lập bảng trạng thái và viết bìa các nô cho hàm F

- Thiết lập bảng trạng thái :

3 2 1 3 2 1 3 2 1 3 2 1 3 2 1

3 2 1 1 3 2 2 1 3 2 1

3 2 3 1 3 2 1 3 2 1

.

.

.

.

.

) (

).

.(

.

.

) , ,

(

x x x x x x x x x x x x x x x

x x x x x x x x x x x

x x x x x x x x x x

1x x x x

c) Xây dựng cấu trúc thực hiện F từ các phần tử NAND có 2 đầu vào

3 2 2 1 3 2 2 1 3 2 2

1x x x x x x x x x .x x x

x2x3

x1

F000111100000111

101

Câu 6 Cho hàm lôgic 3 biến có biểu thức như sau:

3 2 1 3 2 3 1 3 2

(x x x x x x x x x x

a) Hãy thiết lập bảng trạng thái của F, từ đó xây dựng bìa Cácnô của F

b) Tối giản hoá hàm F bằng quy tắc Cácnô

c) Xây dựng mạch lôgic thực hiện hàm F chỉ dùng phần tử NAND có 2 đầu vào

Trả lời

a) Hãy thiết lập bảng trạng thái và viết bìa các nô cho hàm F

- Thiết lập bảng trạng thái :

3 2 1 3 2 1 3 2 1 3 2 1 3 2 1

3 2 1 3 2 1 1 3 2 2 1

3 2 1 3 2 3 1 3 2 1

.

.

) (

).

.(

.

) , ,

(

x x x x x x x x x x x x x x x

x x x x x x x x x x x

x x x x x x x x x x

1 x x .x x x x

x2x3

x1

F000111100011110

010

) ( ( (

.

.

3 2 3 1 2 1

3 2 3 1 2 1

3 2 3 1 2 1 3 2 3 1 2 1

x x x x x x

x x x x x x

x x x x x x x x x x x x

1 , , ) (x x x x x x x x x

a) Hãy thiết lập bảng trạng thái của F, từ đó xây dựng bìa Cácnô của F

b) Tối giản hoá hàm F bằng quy tắc Cácnô

c) Xây dựng mạch lôgic thực hiện hàm F chỉ dùng phần tử NAND có 2 đầu vào

Trả lời

a) Hãy thiết lập bảng trạng thái và viết bìa các nô cho hàm F

- Thiết lập bảng trạng thái :

3 2 1 3 2 1 3 2 1 3 2 1 3 2 1 3 2 1

3 2 2 1 3 2 1 1 3 3 2 1

3 1 3 2 2 1 3 2 1

.

.

.

).

.(

).

( ) (

.

.

) , ,

(

x x x x x x x x x x x x x x x x x x

x x x x x x x x x x x x

x x x x x x x x x

1 , , ) (x x x x x x x x x

c) Xây dựng cấu trúc thực hiện F từ các phần tử NAND có 2 đầu vào

) ( ) ( ) (

) ( ) ( ) (

.

.

.

) , , (

3 1 3 2 2 1

3 1 3 2 2 1

3 1 3 2 2 1 3 1 3 2 2 1 3 2 1

x x x x x x

x x x x x x

x x x x x x x x x x x x x x x F

a) Tìm mối liên hệ giữa 2 hàm F1 và F2

b) Lập bảng trạng thái và bìa Cácnô của F1 và của F2

c) Xây dựng cấu trúc F1 từ các phần tử NAND có 2 đầu vào, và cấu trúc thực hiện F2 từcác phần tử NOR 2 đầu vào.

Trả lời

a) Tìm mối liên hệ giữa 2 hàm F1 và F2

b) Lập bảng trạng thái và bìa Cácnô của F1 và của F2

Bảng trạng thái của F1 và của F2

Bìa Cácnô của F1 và của F2

c) Xây dựng cấu trúc F1 từ các phần tử NAND có 2 đầu vào, và cấu trúc thực hiện F2 từcác phần tử NOR 2 đầu vào.

4.3 CÂU HỎI BÀI TẬP LOẠI 2 (4 ĐIỂM)

Câu 1 Thiết kế bộ đếm nhị phân thuận môđun 5 dùng trigơ J-K

Trả lời

Hoạt động của trigơ vạn năng J-K tuân theo bảng trạng thái như hình vẽ

13 Hình 1: Sơ đồ mô phỏng

Kn0011

Jn0101

Qn+1

Qn10

Hình 2: Bảng trạng thái

Trigơ JK

11

10

00

Qn+10101

Kn 1

0

Jn01-

F2000111100110111

000

yzx

F1000111100001010

111

Bộ đếm nhị phân mô đun 5 nó được xây dựng dựa trên cơ sở bộ đếm nhị phân 3bit mô đun 8 sau khi đã loại 3 trạng thái dư, nhờ các mạch vòng hồi tiếp thích hợp màđến xung đếm thứ 5 sẽ đưa bộ đếm về trạng thái ban đầu (các đầu ra đều nhận trị "0").

Để số trạng thái dư là ít nhất, ta dùng 3 trigơ vạn năng JK để xây dựng bộ đếm

Dựa vào bảng đầu vào kích của trigơ JK hình 4 và bảng trạng thái hình 5 ta đưa ra đồ hình chuyển trạng thái hình 7 minh họa quá trình hoạt động của các trigơ (với từng

trạng thái là các giá trị tương ứng của các đầu vào điều khiển J, K) trong bộ đếm bộđếm nhị phân mô đun 5

Như đã biết trong bộ đếm tồn tại các mạch hồi tiếp với lượng vào là trạng thái ra củacác trigơ, lượng ra điều khiển các đầu vào JK nhờ đó quá trình làm việc của bộ đếm sẽ

tuân theo bảng trạng thái hình 5, giản đồ thời gian hình 6

Số Trạng thái các

Trigơ đếmXung

00001

00110

01010

Từ bảng trạng thái hình 5 ta có đồ hình chuyển đổi trạng thái hình 7

Hình 6: Giản đồ thời gian minh hoạ

hoạt động bộ đếm nhị phân mô đun 5

Để xây dựng được các mạch hồi tiếp điều khiển sự hoạt động của các trigơ ta coi J0

J2, K0 K0 là các hàm ra, Q0  Q2 là các biến vào Để tìm quan hệ giữa các hàm ravới các biến vào đồng thời đưa chúng về dạng tối giản ta dùng phương pháp bìa các nô(có tận dụng 3 trạng thái dư để tối giản hàm)

XĐ

vào kích của các trigơ

Hình 8: Bảng trạng thái minh hoạ quá trình làm việc của bộ đếm

nhị phân mô đun 4 được xây dựng từ 3 trigơ vạn năng JK

2 Q Q

J 

Q1Q0Q

2

K2

11xxx

00011110001 0

J 

Q1Q0Q

2

K1000111100 101-

0001111001 Q

J 

Q2

K0000111100-11-1-

xxx

1

K

2 Q Q

Từ các quan hệ trên ta đưa ra sơ đồ nguyên lý bộ đếm nhị phân đồng bộ 3 bit

môđun 5 dùng trigơ vạn năng J, K như hình vẽ sau:

Câu 2 Thiết kế bộ đếm nhị phân thuận môđun 5 dùng trigơ T

Trả lời

* Trigơ T đồng bộ :

* Số trigơ sử dụng xây dựng bộ đếm : 3 ( Số trạng thái dư : 3 )

* Giản đồ thời gian, bảng trạng thái :

t t t t

Hình 2: Giản đồ thời gian của bộ đếm mođun 5.

1 2 3 4 5

Trig¬

T

Q T

* Đồ hình chuyển đổi trạng thái của bộ đếm

Hình 3: Đồ hình chuyển đổi trạng thái của bộ đếm 3 bit môđun 5.

Hình 4: Bảng trạng thái minh hoạ quá trình làm việc của bộ đếm

nhị phân mô đun 5 được xây dựng từ 3 trigơ đếm T

T0

11 100

T1

11 100

1

01

Q1Q0Q

2

T1 = Q0

11110xxx00

T2

11 100

1

01

Q1Q0Q

Hình 5: Sơ đồ nguyên lý bộ đếm 3 bit mô đun 5 dùng trigơ T.

Câu 3 Thiết kế bộ đếm nhị phân thuận môđun 5 dùng trigơ R-S

Trả lời

Hoạt động của trigơ R-S tuân theo bảng trạng thái như hình vẽ

* Số trigơ được sử dụng xây dựng bộ đếm : 3 ( Số trạng thái dư : 3 )

* Giản đồ thời gian, bảng trạng thái :

Sn0101

Qn+1

Qn10

x Hình b: Bảng trạng thái

Hình c: Bảng chuyển tiếp

01

11

x

x

00

Qn+10101Hình d: Bảng đầu vào kích

Rn-01

0

Sn010

2

0 0 0 0

t t t t

Hình 2: Giản đồ thời gian của bộ đếm mođun 5.

1 2 3 4 5

Hình 3: Đồ hình chuyển đổi trạng thái của bộ đếm 3 bit môđun 5.

Hình 7: Bảng trạng thái minh hoạ quá trình làm việc của bộ đếm

nhị phân mô đun 5 được xây dựng từ 3 trigơ R – S

xxx

0 1

2 Q Q

S 

1 Q Q

0 0

R Q S0 Q Q2 0

* Xây dựng bộ đếm nhị phân đồng bộ dùng trigơ đếm R-S

Câu 4 Thiết kế bộ đếm nhị phân thuận môđun 5 dùng trigơ D

Trả lời

Hoạt động của trigơ D tuân theo bảng trạng thái như hình vẽ

* Trigơ trễ D ( Delay)

Trigơ D

D

n

0101

Q

n+1

QnQ

n

0

1 Hình a: sơ đồ mô phỏng một trigơ D Hình b: bảng trạng thái của trigơ D

Hình c: Bảng chuyển tiếp

01

01

11

00

Qn+10101

C011

0 Hình d: Bảng đầu vào kích

D-10

- Q

n+1

* Số trigơ được sử dụng xây dựng bộ đếm : 3 ( Số trạng thái dư : 3 ).

* Giản đồ thời gian, bảng trạng thái :

` * Đồ hình chuyển đổi trạng thái của bộ đếm

Hình 3: Đồ hình chuyển đổi trạng thái của bộ đếm 3 bit môđun 5.

Hình 4: Bảng trạng thái minh hoạ quá trình làm việc của bộ đếm

nhị phân mô đun 5 được xây dựng từ 3 trigơ đếm D

t t t t

Hình 2: Giản đồ thời gian của bộ đếm mođun 5.

xxx

D Q Q Q Q

* Xây dựng bộ đếm nhị phân đồng bộ dùng trigơ đếm D

Câu 5 Xây dựng mạch giải mã nhị phân sang mã “1 từ 5” dùng các cổng NAND 2

xxx

0 2. 0

D  Q Q

3 0 1 1 0 0 0 1 0

Để xây dựng bộ giải mã ta xem y0, y4 là các hàm ra, X2, X0 là các biến vào Đểtìm quan hệ của các hàm ra với các biến vào đồng thời đưa chúng về dạng tối giản tadùng phương pháp bìa Cácnô có tận dụng các trạng thái dư của bộ đếm Kết quả nhưsau:

Vậy ta có:

0 1 2

0 X .X .X

y 

0 1

1 X X

y 

0 1

2 X X

y 

0 1

xxx

0 1

2 X X

y 

X1X0X

2

y3000111100011010

xxx

0 1

xxx

2

y 

0 X .X .X X .X .X

0 1 0 1

1 X .X X .X

y  

0 1 0 1

2 X .X X .X

y  

0 1 0 1

3 X .X X .X

y  

2 2

* Mạch logic chỉ dùng các cổng NAND 2 đầu vào thực hiện các hàm trên

Câu 6 Xây dựng mạch giải mã nhị phân sang mã “1 từ 5” dùng các cổng NOR 2 đầu

3 0 1 1 0 0 0 1 0

Để xây dựng bộ giải mã ta xem y0, y4 là các hàm ra, X2, X0 là các biến vào Đểtìm quan hệ của các hàm ra với các biến vào đồng thời đưa chúng về dạng tối giản tadùng phương pháp bìa Cácnô có tận dụng các trạng thái dư của bộ đếm Kết quả nhưsau:

Vậy ta có:

0 1 2

0 X .X .X

y 

0 1

1 X X

y 

0 1

2 X X

y 

0 1

xxx

0 1

xxx

0 1

xxx

2

y 

0 X .X .X X .X .X X X X (X X ) X

0 1 0 1 0 1

1 X .X X .X X X

y    

0 1 0 1 0 1

2 X .X X .X X X

y    

0 1 0 1 0 1

3 X .X X .X X X

y    

2 2

* Mạch logic chỉ dùng các cổng NOR 2 đầu vào thực hiện các hàm trên

Câu 7 Xây dựng mạch giải mã nhị phân sang mã “ 1 từ 5” dùng ma trận điốt

Vậy ta có:

0 1 2

0 X .X .X

y 

0 1

1 X X

y 

0 1

2 X X

y 

0 1

xxx

0 1

xxx

0 1

xxx

2

y 

Câu 8 Xây dựng mạch dồn kênh 9 đầu vào thành 1 đầu ra dùng các cổng NAND 2

8 7 6 5 4 3 2 1 0

8 7 6 5 4 3 2 1 0

8 7 6 5 4 3 2 1 0

.

.

Y Y Y Y Y Y Y Y Y

Y Y Y Y Y Y Y Y Y

Y Y Y Y Y Y Y Y Y

Y Y Y Y Y Y Y Y Y Y

0 A A A A D

0 0 1 2 3

2 A A A A D

0 0 1 2 3

4 A A A A D

0 0 1 2 3

6 A A A A D

0 0 1 2 3

8 A A A A D

y 

Để xây dựng mạch tách kênh 1 đầu vào thành 9 đầu ra dùng các cổng NOR 2 đầu vào,

ta chuyển các hàm trên về dạng:

0 0 1 2 3 0 0 1 2 3

0 0 1 2 3 0 0 1 2 3 0

D A A A A D A A A A

D A A A A D A A A A

0 0 1 2 3 0 0 1 2 3

1

D A A A A D A A A A

D A A A A D A A A A

0 0 1 2 3 0 0 1 2 3 2

D A A A A D A A A A

D A A A A D A A A A

0 0 1 2 3 0 0 1 2 3 3

D A A A A D A A A A

D A A A A D A A A A

0 0 1 2 3 0 0 1 2 3 4

D A A A A D A A A A

D A A A A D A A A A

0 0 1 2 3 0 0 1 2 3

5

D A A A A D A A A A

D A A A A D A A A A

0 0 1 2 3 0 0 1 2 3 6

D A A A A D A A A A

D A A A A D A A A A

0 0 1 2 3 0 0 1 2 3

7

D A A A A D A A A A

D A A A A D A A A A

0 0 1 2 3 0 0 1 2 3

8

D A A A A D A A A A

D A A A A D A A A A