Bài giảng : ĐIỆN TỬ SỐ part 7 ppt

Phương pháp đơn giản nhất là thêm một bit vào dữ liệu được truyền đi sao cho số chữ số 1 trong dữ liệu luôn là chẵn hoặc lẻ.. Mạch kiểm tra chẵn/lẻ Từ bảng trạng thái của mạch kiểm tra

Bộ so sánh 1 bit

Bảng trạng thái của mạch so sánh

0 0 1 0

f <

1 0 0 1

f =

0 1

1

1 0

1

0 1

0

0 0

0

f >

b i

f=

f>

Mạch điện của bộ so sánh 1 bit

i i

i i

i i

b a f

b a

f

b a f















Bộ so sánh 4 bit (So sánh lớn hơn)

 So sánh hai số nhị phân 4 bit A = a 3 a 2 a 1 a 0 với B = b 3 b 2 b 1 b 0 Có A > B khi:

 hoặc a3 > b3,

 hoặc a3 = b3, và a2 > b2,

 hoặc a3 = b3, và a2 = b2, và a1 = b1,

 hoặc a3 = b3, và a2 = b2, và a1 = b1, và a0 = b0.

 Từ đó ta có biểu thức hàm ra là:

3 3 3 3 2 2

3 3 2 2 1 1

3 3 2 2 1 1 0 0

f a b a b a b

a b a b a b

a b a b a b a b

a0

b0

a1

b1

a2

b2

a3

b3

f>

Mạch tạo và kiểm tra chẵn lẻ

sửa lỗi khi truyền dữ liệu từ nơi này sang nơi khác Phương pháp đơn giản nhất là thêm một bit vào dữ liệu được truyền

đi sao cho số chữ số 1 trong dữ liệu luôn là chẵn hoặc lẻ Bit thêm vào đó được gọi là bit chẵn/lẻ.

chẵn, lẻ vào dữ liệu chúng ta phải:

 Xây dựng sơ đồ tạo được bit chẵn, lẻ để thêm vào n bit dữ liệu

 Xây dựng sơ đồ kiểm tra hệ xem đó là hệ chẵn hay lẻ với (n + 1) bit ở đầu

vào (n bit dữ liệu, 1 bit chẵn/lẻ).

Mạch tạo bit chẵn/lẻ

 Xét trường hợp 3 bit dữ liệu d 1 , d 2 , d 3

 Gọi X e , X 0 là 2 bit chẵn, lẻ thêm vào dữ liệu.

 Từ bảng trạng thái ta thấy

 Và biểu thức của X 0 và X e là

Tạo bit chẵn/lẻ

n bit

dữ liệu

Xo

Xe

Sơ đồ khối tổng quát của mạch tạo bit chẵn/lẻ

e 1 2 3

Ra Vào

Bảng trạng thái của mạch tạo bit chẵn lẻ

1 0 1 0 1 0 1 0

d 3

1 0 0 1 0 1 1 0

X e

0 0

1

1 0

1

1 1

1

0 1

1

1 1

0

0 1

0

0 0

0

1 0

0

X o

d 2

d 1

Mạch kiểm tra chẵn/lẻ

 Từ bảng trạng thái của mạch kiểm tra tính

chẵn/lẻ ta thấy:

 Fe = 1 nếu hệ là chẵn (Fe chỉ ra tính chẵn của hệ).

 Fo = 1 nếu hệ là lẻ (Fo chỉ ra tính lẻ của hệ).

 Hai hàm kiểm tra chẵn/lẻ luôn là phủ định

của nhau Mặt khác do tính chất của hàm

cộng XOR, ta có:

 Fo = d1  d2  d3  X

 Fe = Fo

1 0

1 1

1 1

0 1

0 1

1 1

0 1

1 0

1 1

1 0

0 0

1 1

0 1

1 1

0 1

1 0

0 1

0 1

1 0

1 0

0 1

0 1

0 0

0 1

0 0 0 0 0 0 0 0

d 1

Ra Vào

1 0 1 0 1 0 1 0

X

1 0 0 1 0 1 1 0

F o

0 0

1

1 0

1

1 1

1

0 1

1

1 1

0

0 1

0

0 0

0

1 0

0

F e

d 3

d 2

Kiểm tra

hệ chẵn/lẻ

n bit dữ liệu

Bit chẵn lẻ (Xo, Xe)

Fe

Sơ đồ khối của mạch kiểm tra chẵn/lẻ

Đơn vị số học và logic (ALU)

 Đơn vị số học và logic (Arithmetic – Logic Unit) là một thành phần cơ bản không thể thiếu được trong các máy tính Nó bao gồm 2 khối chính

là khối logic và khối số học và một khối ghép kênh.

 Khối logic: Thực hiện các phép tính logic như là AND, OR, NOT, XOR.

 Khối số học: Thực hiện các phép tính số học như là: cộng, trừ, tăng 1, giảm 1.

ALU

Thanh ghi A Thanh ghi B

4

Ghi trạng thái

4

Cin

M (Mode)

F0

F1

Chọn chức năng (Phép tính)

Sơ đồ khối của ALU 4 bit

Câu hỏi

Nội dung

 Chương 5: Mạch logic tuần tự

Mạch logic tuần tự

Nội dung

Khái niệm chung và mô hình toán học

 Khái niệm chung

 Mạch logic tuần tự hay còn gọi là mạch dãy - Sequential Circuit.

 Hoạt động của hệ này có tính chất kế tiếp nhau, tức là trạng thái hoạt động của mạch điện không những phụ thuộc trực tiếp lối vào mà còn phụ thuộc vào trạng thái bên trong trước đó của chính nó Nói cách khác các hệ thống này làm việc theo nguyên tắc có nhớ.

 Mô hình toán học

 Z = f(Q, X)

 X - tập tín hiệu vào.

 Q - tập trạng thái trong trước đó của mạch.

 W - hàm kích.

 Z - các hàm ra

 Biểu diễn khác: Z = f (Q(n), X); Q (n +1) = f (Q(n), X)

 Q(n +1): là trạng thái tiếp theo của mạch.

 Q(n): là trạng thái bên trong trước đó.

Mạch tổ hợp

Mạch nhớ

x1

x2

xi

z1

z2

zj

Q1 Ql W1 Wk

Sơ đồ khối của mạch tuần tự.

Trigơ – Phần tử nhớ của mạch tuần tự

 Định nghĩa: Trigơ là phần tử có khả năng lưu trữ (nhớ) một trong hai trạng thái 0 và 1.

TRIGƠ

TRIGƠ D TRIGƠ T TRIGƠ RS TRIGƠ JK KHÔNG ĐỒNG BỘ ĐỒNG BỘ

LOẠI THƯỜNG CHÍNH - PHỤ

 Cấu trúc

có thể có thêm các lối vào lập (PRESET) và lối vào xoá (CLEAR) Ngoài ra, trigơ còn có lối vào đồng bộ (CLOCK) Hình bên là sơ đồ khối tổng quát của trigơ.

 Phân loại:

 Trigơ 1 lối vào như trigơ D, T;

 Trigơ 2 lối vào như trigơ RS, trigơ JK.

 Trigơ không đồng bộ

 Trigơ đồng bộ, có hai loại: trigơ thường và trigơ chính-phụ (Master-Slave)

TRIGƠ

Các lối vào điều khiển Clock

PR

CLR

Q

Q Q

Trigơ RS (1)

 Trigơ RS là loại có hai lối vào điều khiển S, R Chân S gọi là lối vào "lập" (SET)

và R được gọi là lối vào "xoá" (RESET).

S

R

Q S

R

Q S

R C

S

R

Sơ đồ nguyên lý của trigơ RS và

RS đồng bộ

Bảng TT của trigơ RS

X 1 0 Q

Q k

Cấm Lập Xóa Nhớ

Mod hoạt động

1

1

0

1

1

0

0

0

R

S

Nhớ Q

X X

0

Bảng TT của trigơ RS đồng bộ cổng NAND

1 0 1 0

R

X 1 0 Q

Q k

Cấm 1

1

Lập 1

1

Xóa 0

1

Nhớ 0

1

Mod hoạt động S

C

Q

Q

Q

Trigơ RS (2)

 Tri gơ RS không đồng bộ

1 1 01

X X 11

0 1

1

0 0

0

S R

1 0 1 0 1 0 1 0

S

X 0 1 1 X 0 1 0

Q k

1 1 0 0 1 1 0 0

R

0 0 0

Q

1 1 1 1

0

Q

Đồ hình trạng thái

K

Q = S+ R Q

RS = 0 (dieu kien de tranh to hop cam)







Biểu thức

Trigơ RS (3)

 Tri gơ RS không đồng bộ

Q

S R

1 0 1 0 1 0 1 0

S

X 0 1 1 X 0 1 0

Q k

1 1 0 0 1 1 0 0

R

0 0 0

Q

1 1 1 1

0

Q

Bảng trạng thái

S R Q

t4

t3

t2

t1

Đồ thị dạng xung

Trigơ RS (4)

 Tri gơ RS đồng bộ

C

S

R

Bảng trạng thái

Đồ thị dạng xung

Nhớ Q

X X

0

Bảng TT của trigơ RS đồng bộ

cổng NAND

1 0 1 0

R

X 1 0 Q

Q k

Cấm 1

1

Lập 1

1

Xóa 0

1

Nhớ 0

1

Mod h.động S

C

Trigơ D

 Trigơ D là loại trigơ có một lối vào điều khiển D.

 Biểu thức: Q k = D, mỗi khi xuất hiện xung nhịp C.

 Sơ đồ khối:

 Ứng dụng: thường dùng làm bộ ghi dịch dữ liệu hay bộ chốt dữ liệu.

1 0 1 0

Q k

1 0 1 0

D

0 0 1

Q

1

Trigơ T

 Trigơ T là loại trigơ có môt lối vào điều khiển T Mỗi khi có xung tới lối vào T thì lối ra Q sẽ thay đổi trạng thái.

 Biểu thức:

 Sơ đồ khối:

K

Q_

Q

Q k

0 1

T

Bảng trạng thái

hình trạng thái

0 1 1 0

Q k

1 0 1 0

Q

0 0 1

T

1

Bảng trạng thái