Khi thiết lập xong mới nối lại mạch, R lúc này đã ở cao, ngõ ra Q ở thấp o Khi tia sáng bị cắt, transistor quang có thể dẫn yếu hẳn hay ngắt luôn do đó ngõ S ở thấp do nối qua trở 47K,
Trang 1Để xác định trạng thái ban đầu ta đóng SW trong chốc lát cho ngõ R ở thấp FF đang ở chế độ reset, do đó ngõ ra Q ở thấp Khi thiết lập lại ngõ ra thì cần phải ngắt mạch báo động ra(tránh báo động giả) Khi thiết lập xong mới nối lại mạch, R lúc này đã ở cao, ngõ ra Q ở thấp
o Khi tia sáng bị cắt, transistor quang có thể dẫn yếu hẳn hay ngắt luôn
do đó ngõ S ở thấp (do nối qua trở 47K), chốt ở chế độ đặt, do đó ngõ
ra Q lên cao kích thích mạch báo động hoạt động (chẳng hạn loa đèn, khi này cũng cần thêm phần giao tiếp tải như đã nói đến ở bài sử dụng cổng logic của chương 1)
o Nếu tia sáng chỉ bị cắt trong chốc lát thôi (chẳng hạn do có người đi ngang qua) tức là ngõ S xuống thấp trong chốc lát rồi lên trở lại thì ngõ ra Q vẫn ở cao tức mạch vẫn báo động kéo dài Muốn tắt mạch báo động đi ta đóng SW lại để R xuống thấp Chốt ở chế độ đặt lại nên ra Q ở 0 mạch báo động ngắt
o Phần mạch phát quang có thể bị kích hoạt bới tiếp điểm sờ chạm ở cửa (báo động đột nhập), cảm biến dò mực nước, nhiệt độ (báo động quá nhiệt, quá mực nước cho phép)
3.3 Chia tần
Để 1 FF JK ở chế độ chờ lật (J = K = 1) Nếu xung vuông tần số f
được đưa tới chân Ck của FF này thì ở mỗi cạnh lên của xung Ck, ngõ
ra Q sẽ lật trạng thái và phải chờ đến cạnh xuống ck tiếp theo thì Q
mới lật trở lại Như vậy dạng sóng ngõ ra cũng là 1 xung vuông với
tần số chỉ còn một nửa của sóng vào ngõ ck Ta nói rằng tín hiệu đã
được chia đôi tần số Nếu mắc thêm 1 FF thứ 2 lấy xung ck từ ngõ ra
Trang 2Q của FF thứ 1 thì tương tự sóng ra sẽ có tần số còn 1 nửa của sóng ra
ở tầng FF đầu hay bằng ¼ tần số của sóng đưa vào FF thứ nhất
Hình 3.1.29 Chia tần
Với cách mắc FF như trên, nếu có n FF thì tần số của sóng ra cuối
cùng sẽ chỉ còn là 1/2n Thực ra, cách nối FF JK như trên chính là FF
T
3.4 Lưu trữ dữ liệu song song
Trong các hệ thống số, dữ liệu (số, mã hay các dạng thông tin khác) thường được lưu trữ thành một nhóm các bit (mã ASCII là nhóm 7 bit, số BCD là nhóm
4 bit…) Do đó các FF được mắc thích hợp sẽ cho phép dữ liệu được lưu trữ và
xử lí đồng thời trên các đường song song Cách mắc các FF được minh hoạ như hình dưới:
Hình 3.1.30 Lưu trữ dữ liệu song
song ( 3bit)
Mỗi nhóm dữ liệu 3 bit được đưa tới ngõ vào của 2 FF D Xung đồng hồ sẽ làm cho cả 3 FF hoạt động đồng bộ và chỉ khi ck lên cao, dữ liệu mới được đưa ra ngoài Như vậy khi ck chưa tác động cạnh lên thì dữ liệu 3 bit đã được lưu trữ trong 3 FF D Một
Trang 3nhóm các FF D mắc theo cách này sẽ tạo thành thanh ghi dịch cho phép lưu trữ dữ liệu song song, mà ta sẽ tìm hiểu kĩ hơn ở phần sau
3.5 Đếm
Một ứng dụng rất quan trọng khác của FF là đếm Đếm là khả năng
nhớ được số xung đầu vào, nó là một thao tác cơ bản quan trọng và
được sử dụng rộng rãi, từ các thiết bị đo chỉ thị số đến các máy tính
điện tử số loại lớn, gần như tất cả các hệ thống số hiện đại đều cũng
thấy có mặt nó
Cách mắc 2 FF JK như hình bên cho phép đếm từ 1 đến 3 (dạng mã
nhị phân) Thực ra hoạt động của mạch đếm cũng tương tự như chia
tần đã nói ở trên Dạng sóng ở ngõ ra sẽ đặt trở lại sau mỗi 4 chu kì
xung kích ck đầu vào
Hình 3.1.31 Ứng dụng FF làm mạch đếm
K ỹ T huật S ố
Blogthongtin info Biên tập: Nguyễn Trọng Hòa
Bài 2: Flip-flop
(Phần 3: Một số IC chốt và ứng dụng thường dùng)
Trang 4Các đặc tính kĩ thuật và điện của FF cũng tương tự như của các IC cổng logic, tuỳ từng loại có khác nhau đôi chút, bạn có thể xem cụ thể ở data sheet của từng IC Ở đây đưa ra một số IC chứa FF hay dùng
Như đã nói, chỉ có FF JK, FF D và chốt D là được tích hợp, FF RS bị trạng thái cấm nên được thay thế bởi FF JK, FF T được tạo ra dễ dàng khi nối chung 2 ngõ vào FF JK Nếu cần ta cũng có thể tạo ra các loại trên từ cổng logic rời, tất nhiên các đặc tính không tốt bằng chúng khi tích hợp
4.1 FF JK
74LS76 là 1 IC chứa 2 FF JK trong cùng một vỏ, ngõ đồng hồ clock (kí hiệu
là CP: Clock Pulse)tác động cạnh xuống; nó đều có cả 2 ngõ vào trực tiếp là Preset (kí hiệu chân là SD) và Clear (kí hiệu chân là CD), trong cấu tạo mạch như hình dưới, chúng đều được đưa vào tầng nand đầu Người đọc có thể xem thêm thông tin ở phần datasheet 74LS76
Hình 3.1.32 Kí hiệu khối và cấu tạo bên trong của 74LS76
Bảng trạng thái hoạt động của 74LS76
Một số IC khác :
Trang 5o 7473 : 2 FF JK cấu tạo chủ tớ, ck tác
động cạnh lên, có ngõ xoá clear
o 74LS73 : 2 FF JK thường, ck tác động
cạnh xuống, có ngõ xoá clear
o 7476 : 2FF JK cấu tạo chủ tớ, ck tác
động cạnh lên, có cả preset và clear
o 74112/113/114: 2 FF JK nảy ở cạnh xuống có preset và clear
o 74276/LS276 : 4 FF JK dùng ck riêng và nảy ở
cạnh xuống, chân preset và clear lại dùng chung
o 74376/LS376 : 4 FF JK dùng ck chung nảy ở
cạnh xuống, chỉ có clear chung
4.2 FF D
74LS74 là 1 IC chứa 2 FF D trong cùng 1 vỏ, nó có ngõ đồng hồ (CP) tác động cạnh lên được đưa vào tầng chốt đầu; ngõ xoá (CD) và ngõ đặt (SD) tác động cạnh xuống, được đưa vào tầng chốt sau (như hình dưới) Người đọc có thể xem thêm thông tin ở datasheet của 74LS74
Hình 3.1.33 Kí hiệu khối và cấu trúc mạch của 74LS74
Bảng trạng thái hoạt động của 74LS74
Một số IC khác hay dùng