1. Trang chủ
  2. » Công Nghệ Thông Tin

PC Werkstatt Ausgabe 2000- P46 ppt

15 107 0
Tài liệu đã được kiểm tra trùng lặp

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 15
Dung lượng 412,22 KB

Các công cụ chuyển đổi và chỉnh sửa cho tài liệu này

Nội dung

/ADSP 30 Eingang Synchronous Address Status Processor, bei einem Low wird der aktuelle Burst abgebrochen und es wird eine neue externe Adresse für einen Read- oder Write-Vorgang eingeles

Trang 1

Teil 4 · Mainboard-Elektronik

Bezeichnung Pin Nr Richtung Bedeutung/Funktion

A3-A18 20-24, Eingänge Die Adresseingänge

26, 28, 29, 101-104, 106, 108-110 /ADSC 9 Eingänge Synchronous Address Status Controller, bei einem

Low wird der aktuelle Burst abgebrochen und es wird eine neue externe Adresse eingelesen Unabhängig vom Status der Chip-Enable-Signale und des /ADSP-Signales folgt darauf ein Read-Vorgang

/ADSP 30 Eingang Synchronous Address Status Processor, bei einem

Low wird der aktuelle Burst abgebrochen und es wird eine neue externe Adresse für einen Read- oder Write-Vorgang eingelesen Alle Chip-Enable-Signale müssen dabei aktiv sein /ADV 89 Eingang Synchronous Address Advance, beeinflusst den

internen Burst Counter, Einfügen von Waitestates /BWE 18 Eingang Byte Write Enable, bei einem Low werden Bytes

verarbeitet

/CS 16 Eingang Chip Enable, Aktivierung des Moduls mit einem

Low Wird nur beim Laden einer neuen externen Adresse ausgeführt

CLK0 116 Eingang Clock-Signal für alle Vorgänge,

(auf der ansteigende Signalflanke)

/COE 91 Eingang Output Enable, mit einem Low werden die

I/O-Treiber durchgeschaltet

/CWE0-/CEW7 11-14, Eingänge Synchronous Byte Write Enable, erlaubt das

92-94, 96 Schreiben (Low) und Lesen (High) bestimmter

Bytes

/CWE0: DQ0-DQ7, DQP0 /CWE1: DQ8-DQ15, DQP1 /CWE2: DQ16-DQ23, DQP2 /CWE3: DQ24-DQ31, DQP3 /CWE4: DQ32-DQ39, DQP4 /CWE5: DQ40-DQ47, DQP5 /CWE6: DQ48-DQ55, DQP6 /CWE0: DQ56-DQ63, DQP7

Trang 2

Speicherbausteine und -Module

Fortsetzung der Tabelle:

Bezeichnung Pin Nr Richtung Bedeutung/Funktion

DQ0-DQ63 38, 40-42, Eingänge, Der 64-Bit-breite Datenbus

44-47, Ausgänge

49-51,

53-55,

57-59,

61-63,

65-67,

69-71,

73-75,

77-79,

118,

120-122,

124-127,

129-131,

133-135,

137-139,

141-143,

145-147,

149-151,

153-155,

157-159

/ECS1, /ECS2 31, 32 Eingänge Expansion Chip Selects, werden nur verwendet bei

Kombination von zwei 32K x 64-Modulen (2 Bank Pipelined Burst)

/GWE 17 Eingang Global Write Enable, erlaubt bei einem Low einen

64-Bit-breiten Schreibzyklus

PD0-PD3 33, 34, Ausgänge Presence Detect, signalisieren den Modultyp

112, 113

PD3 PD2 PD1 PD0 Typ

NC GND NC GND 256 k, Burst

NC GND NC NC 256 k, P-Burst GND NC NC GND 512 k, Burst GND NC NC NC 512 k, P-Burst RSVD 6, 86, 88, – Reserved, diese Pins sind nicht angeschlossen

97, 98,

100, 111

TDQ0-TDQ7 2-5, 82-85 Eingänge, Ausgänge Datenbus des Tag-RAMs

/TWE 8 Eingang Tag RAM Write Enable, kontrolliert das Tag-RAM Vcc 7, 15, 25, Eingänge Spannungsversorgung von 3,3V (+/- 5%)

39, 52, 60,

68, 76

Trang 3

Teil 4 · Mainboard-Elektronik

Fortsetzung der Tabelle:

Bezeichnung Pin Nr Richtung Bedeutung/Funktion

Vss 1, 10, 19, Eingang Die Masseleitungen, Ground (GND)

27, 35, 37,

43, 48, 56,

64, 72, 80,

81, 90, 99,

107, 115,

117, 123,

128, 136,

144, 152,

160

Tabelle 8.21: Die Bedeutung der Signale eines COAST-Moduls (Burst-Typen)

8.5.6 Cache-Troubleshooting

Auch bei PCs mit Pipelined-Burst-SRAM kommt es vor, dass aus Kostengründen auf das TAG-RAM verzichtet wird, was zu einem noch drastischeren Performance-Ver-lust als bei einem asynchronen Cache führt, bei welchem der Baustein fehlt Beim COAST-Modul im Bild 8.42 ist dies beispielsweise der Fall Allerdings kann sich das TAG-RAM dann auch auf dem Mainboard befinden, was man generell kontrollieren sollte

Die unterschiedliche Cache-Organisation bei den Pentium-CPUs von Intel und AMD einerseits und die bei den CPUs der Firma Cyrix andererseits (unified Cache) hat auch Auswirkungen für den 2-Level-Pipelined-Burst-Cache Bei dem gezeigten COAST-Modul im Bild 8.42 wird diesem Umstand dadurch Rechnung getragen, dass hier eine entsprechende Lötverbindung angepasst wird Dieses COAST-Modul ist für die Intel- und AMD-CPUs vorgesehen, was beim Hersteller entsprechend verdrahtet wird

Der Anwender sollte jedoch nicht selbst auf dem Modul herumlöten, um gegebe-nenfalls den Cache für eine Cyrix-CPU auszulegen, denn unter Umständen sind noch weitere Anpassungen auf dem Modul nötig, wie beispielsweise ein anderes TAG-RAM Beim Erwerb eines PC oder Mainboards mit einer Cyrix-CPU sollte der Cache gleich richtig angepasst sein, wobei die Hersteller unterschiedliche Wege beschreiten, denn einige COAST-Module funktionieren auch mit Cyrix-CPUs ohne eine spezielle Hardware-mäßige Konfiguration allein über die Initialisierung des BIOS, welches die Cyrix-CPUs entsprechend behandelt

Der COAST-Sockel ist zwar als Standard anzusehen, es gibt jedoch unterschiedliche Ausführungen, die im Prinzip alle gleich aussehen Insbesondere einige Mainboards der Firma Asus verlangen ein spezielles Asus-COAST-Modul, welches wiederum in

anderen Mainboards nicht funktioniert.

Trang 4

Speicherbausteine und -Module

Das Cache-RAM auf einem COAST-Sockel wird in den meisten Fällen automatisch vom BIOS erkannt Hierfür sind keine Jumper auf dem Mainboard zu setzen, die die Größe und die jeweiligen Bausteintypen spezifizieren, wie es oftmals bei den Aus-führungen der Fall ist, wo sich die Cache-RAMs direkt auf dem Board befinden Hier werden wieder von Hersteller zu Hersteller die unterschiedlichsten Wege beschrit-ten, und das Handbuch zum Mainboard sollte genau zeigen, ob und welche Jumper die Cache-Größe und den -Typ festlegen

Besonders uneinheitlich geht es beim asynchronen Cache (verg Bild 8.36) zu

Einzel-ne Jumper oder so genannte Null-Ohm-Widerstände, die nichts anderes als mehrpolige Steckbrücken darstellen, bestimmen hier die Cache-Auslegung, indem sie auf unter-schiedliche Positionen in eine oder mehrere Buchsenleisten des Mainboards gesetzt werden Ohne Handbuch ist man hier auch meist aufgeschmissen

Möchte man den Cache-Speicher erweitern, ist das mit dem COAST-Modul recht einfach, es wird einfach nur gegen eines mit größerer Kapazität ausgetauscht Allerdings hat man dann ein Modul übrig Dies ist aber unter Umständen auch beim asynchronen Cache nicht anders, denn hier werden, je nach Cache-Größe, unter-schiedliche Bausteine verwendet, wie es in der Tabelle 8.16 angegeben ist

Am einfachsten lässt sich eine Erweiterung bei solchen Mainboards durchführen, bei denen der Pipelined Burst Cache auf dem Mainboard eingelötet und zusätzlich ein COAST-Sockel vorhanden ist, welcher den zusätzlichen Cache-Speicher aufneh-men kann

Ein COAST-Modul wird direkt von oben in den Sockel hineingedrückt Beim Um-gang mit dem Cache-Modul und insbesondere auch den einzelnen Chips sollte man die gleiche Vorsicht walten lassen (Netzstecker ziehen, entladen), wie es im Kapi-tel bei den SIMMs beschrieben ist

Probleme mit dem Cache-Speicher kommen entgegen der landläufigen Meinung nicht einmal selten vor Das Problem ist dabei nur, dass es relativ schwierig ist, den Cache als Fehlerquelle zu entlarven Auf der dem Buch beiliegenden CD befinden sich Testprogramme für die Analyse des Cache-Speichers, was einen schon einmal weiterbringen kann Stürzen Programme unvermittelt während der Arbeit ab, be-sonders dann, wenn der PC schon länger in Betrieb war, sollte man den Cache als Fehlerquelle ins Auge fassen Zunächst ist er komplett per BIOS-Setup abzuschal-ten Der PC wird dann zwar relativ langsam arbeiten, vielleicht läuft er dann aber stabil, wodurch man den Cache als Fehlerquelle ermittelt hat

Als nächstes sollte der Mainboard-Takt versuchsweise reduziert werden, und falls der PC dann stabil läuft, könnten sowohl der Cache als auch andere Bauelemente wie die Controller (Cache, DRAM) oder das DRAM selbst am Fehlverhalten schuld sein Es ist natürlich allemal besser, einen niedrigeren Takt zu verwenden als mit einem instabilen System zu arbeiten

Das Auftreten von Fehlern nach einer längeren Betriebsdauer lässt darauf schlie-ßen, dass der Cache zu warm wird, was sich meiner Erfahrung nach als häufigstes Cache-Problem darstellt Ein zusätzlicher Lüfter, der über die Cache-Bausteine weht, kann hier Abhilfe schaffen

Trang 5

Teil 4 · Mainboard-Elektronik

Kontrolle des Cache-Speichers:

> Im Fehlerfall probeweise den Cache im BIOS-Setup abschalten

> Ist das (richtige) TAG-RAM vorhanden?

> Kontrollieren der Jumperstellungen für den Cache

> Im Fehlerfall probeweise den Mainboard- und den CPU-Takt reduzieren

> Falls der Cache im laufenden Betrieb zu heiß wird, einen zusätzlichen Lüfter

einbauen

> Kontrolle, ob die Chips alle über die gleiche Zugriffszeit verfügen Eine

Aus-nahme ist (bei älteren Designs) das TAG-RAM, welches in einer »langsameren« Ausführung als die Cache-Chips ausgeführt ist (verg Bild 8.39)

Man sollte auch daran denken, dass das Mainboard eventuell außerhalb der ange-gebenen Spezifikation (> 66 MHz) betrieben wird, weil man vielleicht eine nicht explizit als für das Mainboard als geeignet angegebene CPU verwendet, die schnel-ler läuft als die ursprünglich vorgesehene Der Cache-Speicher kommt dann dem schnelleren Prozessor nicht mehr hinterher Auch hier kann eine Reduzierung des Mainboard- und des CPU-Taktes näheren Aufschluss bieten

Trang 6

Interfaces und

Peripherie

Der Begriff »Interface» steht gemeinhin für eine Schnittstelle, die beispielsweise zum Anschluss eines Druckers oder eines

Modems verwendet wird Während für einen Drucker in den

meisten Fällen eine parallele Schnittstelle zum Einsatz kommt, wird für ein Modem eine serielle Schnittstelle verwendet Das Prinzip ist dabei zwar unterschiedlich, allerdings stellt eine

Schnittstelle in der Regel immer eine Punkt-zu-Punkt-Verbin-dung her und es ist nicht möglich, an einer Schnittstelle

mehrere Geräte gleichzeitig zu betreiben.

Ein Bussystem ist demgegenüber dadurch gekennzeichnet, dass hier mehrere Geräte (oder allgemeiner Einheiten) an einen Strang – den Bus – angeschlossen und einzeln zu selektieren sind, was üblicherweise anhand von Adressen geschieht.

In diesem Teil werden verschiedene Schnittstellen und

Bus-systeme gleichermaßen behandelt, denn die Schnittstelle zu einem Bus (innerhalb einer Einheit) firmiert ebenfalls unter

dem Begriff Interface.

Trang 7

Teil 5 · Interfaces und Peripherie

9 Parallele und serielle Schnittstellen

In einem PC sind üblicherweise mindestens eine parallele und zwei serielle Schnitt-stellen eingebaut, die zum Anschluss eines Druckers, einer Maus, eines Modems und weiterer Peripheriegeräte dienen Hierfür gibt es aber unterschiedliche Aus-führungen, Anschlüsse und Betriebsarten, was beim Anschluss und der Inbetrieb-nahme von Geräten zu beachten ist.

9.1 Die parallele Drucker-Schnittstelle

Ein Drucker wird in den meisten Fällen an die parallele Schnittstelle des PCs

ange-schlossen Sie wird auch als Centronics-Schnittstelle bezeichnet Der Name stammt

vom Druckerhersteller Centronics, der diese Verbindung für seine Drucker einge-führt hat, und die von vielen Herstellern übernommen wurde, so dass sie als Stan-dard zu betrachten ist Sie unterliegt jedoch streng genommen keiner Normung und von daher sind sowohl die 36-polige Canon-Steckverbindung als auch die 25-polige AMP-Steckverbindung anzutreffen

Des Weiteren werden nicht von jedem (Drucker-) Hersteller alle Leitungen belegt, was hier in der Praxis jedoch seltener zu Problemen führt als bei der seriellen Schnittstelle, da die Centronics-Schnittstelle die Daten (zunächst) nur in einer Richtung verarbeitet (unidirektional), und zwar vom PC zum Drucker Erst im Jahre

1994 wurden unter der Bezeichnung IEEE1284 eine Reihe verschiedener Betriebsar-ten für die parallele Schnittstelle in dieser Norm verbindlich definiert, auf die noch genau eingegangen wird

Der Grund für die ursprüngliche, unidirektionale Betriebsart ist zumindest im PC-Bereich – wie so vieles – traditionell bedingt Da im PC in vielen Fällen ein 8255-(vergl Kapitel 6) oder ein hierzu kompatibler Baustein für die Steuerung der Cen-tronics-Schnittstelle eingesetzt wird, ist zwar oft von vornherein ein bidirektionaler Betrieb möglich, doch das PC-BIOS unterstützt dieses nicht

Man kann sich also bei älteren PCs keineswegs darauf verlassen, dass der Hersteller den Baustein so »verdrahtet« hat, dass dies tatsächlich zu verwirklichen ist Durch eine direkte Registerprogrammierung des 8255 kann man jedoch in vielen Fällen die bidirektionale Betriebsart für die Kommunikation mit spezieller externer Hard-ware (Messsystem, Programmiergerät) realisieren

In einem PC ist der Centronics-Anschluss 25-polig (Buchsenleiste, female) ausge-führt, was des Öfteren zu Verwechslungen mit dem Anschluss der seriellen Schnitt-stelle führt, der ebenfalls 25-polig ist und die gleichen mechanischen Abmessun-gen aufweist, jedoch Steckkontakte (male) besitzt Am Drucker ist hingeAbmessun-gen meist der 36-polige Anschluss als Buchse eingebaut Das Verbindungskabel zwischen PC und Drucker sollte nicht länger sein als 5 m, doch auch bei kürzeren Kabeln kann

es durchaus Übertragungsprobleme geben

Der Druckeranschluss ist am PC stets als 25-polige Buchse (kein Stecker!) ausge-führt.

Trang 8

Parallele und serielle Schnittstellen

Der Grund dafür, warum man sich (damals) bei IBM für den 25-poligen Anschluss entschieden hat, liegt wahrscheinlich in den höheren Kosten für einen 36-poligen Anschluss begründet Bei dem ursprünglichen 36-poligen Verbindungskabel, das als Flachbandkabel ausgeführt war, konnte zwischen jede Signalleitung eine Masse-leitung gelegt werden, wodurch die Störanfälligkeit durch Übersprechen der

Signa-le erheblich reduziert war

Mit dem heute üblichen 25-poligen Rundkabel ist hingegen eher mit den Proble-men des Übersprechens und einer Anfälligkeit gegenüber äußeren Störungen zu rechnen Es reicht oft schon aus, das Druckerkabel an einer großen Lautsprecher-box vorbeizuführen, damit die Datenübertragung gestört wird

Bild 9.1: Ein Druckerkabel mit dem 36-poligen Drucker- und dem 25-poligen PC-Anschluss

9.1.1 Die Signale der parallelen Schnittstelle

Die Signale der Centronics-Schnittstelle besitzen alle TTL-Pegel (0 V, 5 V), wobei einige Signale bei einem Low als aktiv zu verstehen sind, andere hingegen bei einem High (siehe Tabelle 9.1)

Die Daten werden vom PC über die Datenleitungen (D1-D8) zum Drucker gesendet und mit dem Strobe-Impuls (Low) vom Drucker übernommen Der Strobe-Impuls muss für die meisten Drucker mindestens 1 µs lang sein, nur dann ist sicherge-stellt, dass die Daten übernommen werden können

Die Bestätigung für die Datenübernahme (Handshake) kann, je nach Ausführung von Schnittstelle und Druckertyp, prinzipiell nach zwei verschiedenen Verfahren erfolgen Man unterscheidet das Dreidraht- und das Zweidraht-Handshake-Proto-koll Beim Dreidraht-Handshake quittiert der Drucker den Daten-Empfang mit ei-nem Low-Impuls (typisch 5-10 µs) auf der Acknowledge-Leitung (ACKNLG, Pin 10), und der PC kann neue Daten senden Besitzt der Drucker einen relativ großen Datenpuffer, ist dies die übliche Übergabemethode

Ist der Puffer jedoch voll und der Drucker muss erst noch die empfangenen Daten verarbeiten, wird dies dem PC mit dem Busy-Signal mitgeteilt Dieses Signal wird High und der PC stoppt daraufhin die Datenübertragung Hat der Drucker die Abarbeitung der Daten beendet, wird das Busy-Signal wieder Low, und dem PC wird die Empfangsbereitschaft mit einem Low-Impuls auf der Acknowledge-Leitung si-gnalisiert

Trang 9

Teil 5 · Interfaces und Peripherie

Bild 9.2: Das Timing der Centronics-Schnittstelle für die Datenübernahme

Beim Zweidraht-Handshake wird das Busy-Signal nicht verwendet Die Strobe-Lei-tung übernimmt stattdessen die Busy-Funktion Strobe bleibt so lange Low, bis der Drucker mit dem Acknowledge-Signal die Verarbeitung der Daten meldet Der PC setzt daraufhin das Strobe-Signal wieder auf High und es werden wieder neue Daten zum Drucker gesendet

Mit den Datenleitungen und den drei Handshake-Signalen ist die Centronics-Schnitt-stelle noch nicht komplett Mit dem als Paper-Out oder auch als Paper-Empty be-zeichneten Signal (Pin 12) wird dem PC mitgeteilt, dass sich kein Papier in dem Drucker befindet Das BIOS des PC fragt immer diese Leitung ab

Die meisten Drucker schalten dann bei Papierende in den Off-Line-Mode, setzen die Select-Leitung (Pin 13) auf Low und die Error-Leitung (Pin 15 bzw 32) ebenfalls auf Low Diesen Ablauf führt der Drucker selbstständig aus, um die Walze und den Druckkopf vor Beschädigungen zu schützen, und es ertönt dabei ein Alarmton Die Error-Leitung wird vom Drucker ebenfalls auf Low gesetzt, wenn ein Defekt im Drucker vorliegt, beispielsweise der Druckkopf überhitzt ist oder ein Papierstau vorliegt

Die Select-Leitung (Pin 13) signalisiert dem PC, in welchem Status sich der Drucker gerade befindet Ist Select=High, ist der Drucker On-Line (selektiert) und kann Daten empfangen Der Schalter »On-Line/Off-Line« am Drucker beeinflusst direkt das Select-Signal Die Selektierung des Druckers kann auch über die Select-In-Leitung (Pin 17 bzw 36) vom PC aus erfolgen Bei vielen Druckern ist das Signal jedoch auf Masse gelegt, wodurch der Drucker immer angewählt ist

Der Drucker kann einen Reset-Impuls über die Leitung »Reset«, auch als »Init« (Pin 16 bzw 31) bezeichnet, erhalten Mit einem Low wird der Drucker in seinen Grundzustand versetzt Der Druckkopf wandert zu seiner Ausgangsposition, und der Datenpuffer wird gelöscht

Trang 10

Bild 9.3: Die Anschlussbuchsen der Druckerschnittstelle

Mit dem Signal Auto-Feed (Pin 14) teilt der PC dem Drucker mit, dass dieser nach dem Empfang des ASCII-Zeichens (0Dh, Carriage Return) automatisch einen Zeilen-vorschub (LF, Line Feed) ausführen soll

Nicht alle Drucker verwenden die Select-, External-, Auto-Feed-, Reset- und

Signale !

Einige Drucker besitzen an ihrem Anschlussstecker zusätzlich einen +5-V- und einen Masse-Anschluss (External, Pin 18, 33) Aus dem Drucker kann in diesem Fall ein Strom von 30-40 mA bezogen werden Sinnvoll ist dies beispielsweise für elektro-nische Druckerumschalter, deren Stromversorgung meist unpraktischerweise über ein separates Netzteil zur Verfügung gestellt wird

Parallele und serielle Schnittstellen

Ngày đăng: 03/07/2014, 14:20