PC Werkstatt Ausgabe 2000- P37 pps

Richtung Bedeutung/Funktion nung linear address einem High, dass der Pentium eine Verzweigung ausführt.. Bild 7.34: So übersichtlich wie bei diesem Mainboard lässt sich leider nicht imme

Bild 7.33: Die Anschlüsse und Signale der Pentium-60- und Pentium-66-CPU

Bezeich- Pin-Nr Richtung Bedeutung/Funktion

nung

(linear address)

einem High, dass der Pentium eine Verzweigung ausführt

einen Taktzyklus High, wenn der Befehl in der U-Pipe beendet wurde

einen Taktzyklus High, wenn der Befehl in der V-Pipe beendet wurde

Tabelle 7.19: Die speziellen Signale der Pentium-Prozessoren mit 60 oder 66 MHz

7.6.3 Pentium der zweiten Generation

Die Pentium-CPUs, die mit einem Takt von mindestens 75 MHz arbeiten, werden zur zweiten Pentium-Generation gerechnet, die wie die 486DX2- und 486DX4-Typen den extern angelegten Takt intern vervielfachen Die folgende Tabelle zeigt die hier gültigen Zusammenhänge zwischen dem Takt auf dem Mainboard – auch System-takt genannt – und dem ArbeitsSystem-takt des betreffenden Prozessors Die

entsprechen-de Einstellung wird in entsprechen-der Regel mit Hilfe von Steckbrücken (Jumpern) oentsprechen-der auch DIP-Schaltern auf dem Mainboard vorgenommen

Auf vielen Mainboards und auch Einsteckkarten wimmelt es geradezu von diesen Einstellungselementen, und wenn man Glück hat, sind die Bedeutungen der ein-zelnen Stellungen in der Nähe der Elemente auf der Karte oder dem Mainboard aufgedruckt Vielfach gibt aber nur das Handbuch zum Mainboard Aufschluss über die Interpretation der jeweiligen Einstellungen, so dass man grundsätzlich beim Erwerb eines PC oder einer Komponente auf die entsprechenden Unterlagen – die gern mal vom Händler vergessen werden – bestehen sollte

Bild 7.34: So übersichtlich wie bei diesem Mainboard lässt sich leider nicht immer der benötigte

Takt einstellen

Der Takt des Mainboards ist allerdings nicht mit demjenigen zu verwechseln, mit dem das jeweilige Bussystem für die Einsteckkarten wie Grafik- oder auch Netzwerk-karte arbeitet Der ISA-Bus, der bereits mit den 80286-Prozessoren eingeführt

wur-de, verwendet standardmäßig 8,33 MHz und der PCI-Bus (PCI-Revison 1), über den alle aktuellen Mainboards verfügen, maximal 33 MHz

Von der PCI-Spezifikation her arbeitet die CPU mit einem von der übrigen Main-boardelektronik unabhängigen Takt Gleichwohl ist durch das bei PCs übliche De-sign der PCI-Mainboardelektronik eine eindeutige Beziehung zwischen dem Main-board-, dem PCI-Bus-, dem ISA- und dem CPU-Takt gegeben

Taktzuordnungen eines Mainboards:

> Mainboard- oder Systemtakt (Grundtakt)

> CPU-Takt als Vielfaches des Systemtaktes

> PCI-Bustakt als Teiler des Systemtaktes

> ISA-Bustakt als Teiler des PCI-Bustaktes

Das Bild 7.35 verdeutlicht den Takt-Zusammenhang Das Signal eines 14,318-MHz-Quarzes, der auf jedem Mainboard vorhanden ist, wird üblicherweise auf einen PLL-Baustein (Phase Locked Loop) geführt, der in Abhängigkeit von einer

Jumper-stellung – die mit System Speed oder ähnlich bezeichnet ist – eine Ausgangsfrequenz

von 25, 30 oder 33 MHz generiert Diese wird auf den PCI-Bus geführt und fungiert dementsprechend als PCI-Bus-Takt

Bestandteil eines PCI-Chipsatzes ist eine PCI-Bridge, die aus dem PCI- den ISA-Takt erzeugt Daher steht der ISA-ISA-Takt in einer bestimmten Beziehung – üblicher-weise dividiert durch 4 – zum PCI-Bustakt

Der PLL-Baustein gibt an einem zweiten Ausgang (Out x 2) jeweils die doppelte

Frequenz gegenüber System Speed aus, die als Mainboard-Takt verwendet wird und

maximal 66 MHz betragen kann Als Ausnahme ist der Pentium-kompatible

Prozes-sor 6x86 P200+ der Firma Cyrix anzusehen, welcher intern mit 150 MHz arbeitet

und aufgrund seiner internen Taktverdoppelung einen externen (Mainboard-)Takt von 75 MHz benötigt Nicht jedes Pentium-Mainboard bietet jedoch die Möglichkeit dieser Frequenzeinstellung

Bild 7.35: Die Taktverhältnisse eines PCI-Mainboards sind ausschlaggebend für die

Gesamtper-formance eines PC

Die Mainboard-Taktfrequenz wird auf die CPU geführt, wobei ein oder mehrere Jumper der verwendeten CPU die notwendige Multiplikationsfrequenz signalisieren Die Pentium- und auch 486-CPUs besitzen entsprechende Anschluss-Pins (CLKMUL bei 486, BF = Bus Frequency [0,1] bei Pentium-CPUs), die hierfür vorgesehen sind Die BF-Jumper sind für die Festlegung des Multiplikationsfaktors (Systemtakt * x = CPU-Takt) notwendig, wobei nur Pentium-kompatible CPUs von AMD und Cyrix die BF2-Jumperstellung (Pin W35) auswerten, Intel-CPUs unterstützen diesen Pin nicht und demnach findet man einen BF2-Jumper erst bei den Super-7-Mainboards

(sie-he unter AMD-K6-2 und AMD-K6-3)

○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○

Interessanterweise lässt sich der letzte Intel-Vertreter im Sockel-7-Design – der Pentium MMX-233 – in einem Sockel-7-Mainboard gar nicht optimal (66 MHz x3.5) jumpern,

○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○

da bei einem derartigen Mainboard maximal der Faktor x3 eingestellt werden kann.

Leider interpretieren selbst die Pentium-CPUs von Intel (Standard oder MMX?) die BF-Jumperstellungen unterschiedlich, wie es die folgende Tabelle zeigt

BF2 BF1 BF0 Pentium Pentium MMX

Tabelle 7.20: Die BF-Jumper für die Einstellung des Multiplikationsfaktors

In der Tabelle 7.20 ist angegeben, mit welchen Multiplikationsfaktoren die jeweili-gen Pentium-CPUs arbeiten, und in Zusammenhang mit Bild 7.35 wird sicher deut-lich, dass sich in einem PCI-PC mehr oder weniger gute Kombinationsmöglichkei-ten durch die Taktverteilung ergeben

CPU-Typ CPU-Multiplikator Mainboard-Takt

Fortsetzung der Tabelle:

CPU-Typ CPU-Multiplikator Mainboard-Takt

Tabelle 7.21: Der Zusammenhang zwischen dem CPU- und dem Mainboard-Takt

Bei einer Pentium-75-MHz-CPU arbeitet die Mainboardelektronik mit 50 MHz, der PCI-Bus mit 25 MHz und der ISA-Bus lediglich mit 6,25 MHz Eine Anhebung des ISA-Bus-Taktes via BIOS-Setup ist im Gegensatz zu ISA-PCs aufgrund der PCI-ISA-Bridge in den meisten Fällen nicht möglich Dies trifft zumindest auf die Mainboards von Intel zu, und gewissermaßen als Ausnahme gelten die Designs mit SiS-Chipset

(5511-5513), die demgegenüber im Setup den Eintrag ISA Bus Clock Frequency

füh-ren (default PCICLK/4) und an dieser Stelle gegebenenfalls eine Anpassung erlau-ben, wenn der Eintrag nicht gesperrt ist

Bild 7.36: Der PLL-Baustein (M42C25), der takterzeugende Quarz, und die Jumper (JP4, JP5) für

die Einstellung des Mainboard-Taktes (System Speed)

Für die Auswahl einer Pentium-CPU kann man daher empfehlen, dass das »Jumpern« des Mainboard-Taktes auf 66 MHz möglich sein sollte, was somit die maximalen Taktraten sowohl für den PCI- (33 MHz) als auch für den ISA-Bus (8,25 MHz) ermöglicht

○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○

Beim Erwerb eines Pentium-PCs oder auch eines einzelnen Mikroprozessors, sollte aus Performance- und Kostengründen darauf geachtet werden, dass der maximale

○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○

Mainboard-Takt eingestellt werden kann!

Die Pentium-CPUs mit 100, 133, 166, 200 und 233 MHz erlauben dies, während alle anderen CPUs bzw die sich daraus ergebenden Taktverteilungen, Leistungseinbußen mit sich bringen So arbeitet beispielsweise ein Pentium mit 180 MHz lediglich mit einem PCI-Takt von 30 MHz und einem ISA-Takt von 7,5 MHz, was seine Gesamtlei-stung, die sich natürlich auch aus Ein-/Ausgabe-Operationen (z.B mit der Grafik-karte) ergibt, unter Umständen auf das Niveau eines mit 166 MHz getakteten PCs oder noch schlechter reduziert

○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○

Die BF-Jumperstellungen werden von den Standard- und den MMX-Pentium-CPUs von Intel unterschiedlich interpretiert Wie die CPUs der anderen Hersteller (AMD, Cyrix)

○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○

dies handhaben, ist im Kapitel 7.7 angegeben.

Bild 7.37: Die Anschlüsse und Signale der zweiten Pentium-Generation

Bezeichnung Pin-Nr Richtung Bedeutung/Funktion

AK22, AL23,

AK24, AL25,

AK26, AL27,

AK28, AL29,

AL31, AN31,

AK30, AM32,

AL33, AN33,

AK32, AM34,

AL35

Adressbit intern maskiert (Address Wrap around für 8086, Real Mode)

Address-Zyklus

Busmaster die Ausführung eines Cache-Invalidation-Zyklus (Herstellung der Daten-übereinstimmung zwischen DRAM und Cache, siehe auch /EADS-Signal)

Adressbus

einen Paritätsfehler

Controller Enable, Ein- bzw Abschalten des APICs, aktiviert bei einem High nach einem Reset

/BEO entspricht D7-D0 bzw

/BE7 D63-D56

AL09

/BE4: Flush, im Dual Processing Mode

Fortsetzung der Tabelle:

Bezeichnung Pin-Nr Richtung Bedeutung/Funktion

Taktverhältnisses extern, intern

Der Sockel 5 verwendet nur BF0 und damit nur die Multiplikatoren x1,5 und x2

Folge, dass beim nächsten Takt die Pins hochohmig geschaltet werden Durch ein High an /BOFF erfolgt das Zurückschalten

in den aktiven CPU-Modus

Debug-Register

signalisiert mit einem Low, dass die Daten empfangen oder gesendet worden sind

einer internen Busanforderung, gleichgültig, ob diese auf den externen Bus durchgeschaltet wird oder aber nicht

unvollständigen Bus-Zyklusses (Low)

Cache verarbeitet werden kann

der intern in Abhängigkeit von BF[1:0] vervielfacht wird

Dual-Prozessor-system Ist beim Single-System auf Vcc-Level

von Code-Zyklen (vergl W-/R)

Primary-Prozessor setzt dieses Signal auf Low, wenn er auf den Bus zugreift

Fortsetzung der Tabelle:

Bezeichnung Pin-Nr Richtung Bedeutung/Funktion

K04, J05,

J03, H04,

G03, E01,

G05, E03,

F04, D02,

E05, D04,

C03, E07,

C05, D06,

B04, E09,

A05, D08,

D10, C09,

D12, C11,

D14, C13,

D16, C15,

C17, D20,

C19, D22,

C21, D24,

C23, C27,

D26, A31,

C29, B30,

D28, A33,

C31, B32,

A35, C33,

B34, D32,

B36, C35,

C37, D34,

E33, E35,

F34, F36,

G33, J35,

G35, K34

D30, D36

Ausgang beim Dual-Prozessor

dass eine gültige externe Adresse anliegt

mit einem High, dass ein Schreibzyklus im externen System stattgefunden hat

signalisiert über diesen Pin mit einem Low, dass ein Fehler aufgetreten ist

Fortsetzung der Tabelle:

Bezeichnung Pin-Nr Richtung Bedeutung/Funktion

dieses Signal aktiviert, wird der Cache-Inhalt in das DRAM geschrieben

Checker, bestimmt, ob die CPU im (normalen) Master- oder Checker-Modus arbeiten soll Im Checker-Modus schaltet die CPU alle Ausgänge hochohmig

Daten im Prozessor-Cache gespeichert sind (Cache-Invalidierung)

für eine bereits modifizierte Cache-Line

HOLD-Anforderung

Anforderung der Bus-Kontrolle (Bus-Arbitration)

aufgetretenen internen Fehler

werden vom Pentium Fehler des mathematischen Coprozessors ignoriert und nur diejenigen Befehle ausgeführt, die nicht die Gleitkommaeinheit betreffen

mit dem Unterschied, dass der Cache, die Write Buffer und die Floating-Pont-Register nicht zurückgesetzt werden

Interrupts Bei Verwendung des APICs entspricht dieser Pin Local Interrupt 0

Cache-Line-Status

Zyklus zu cachen ist

Eingang dem Local Interrupt 1 Andernfalls dem NMI-Signal (Non Maskable Interrupt)

anderer Bus-Master auf den Systembus zugreifen darf

Fortsetzung der Tabelle:

Bezeichnung Pin-Nr Richtung Bedeutung/Funktion

Speicher-von I/O-Zyklen (vergl W-/R)

Speicher für einen neuen Buszyklus bereit ist

AL19, AL01,

W35, W33,

S35, S33,

R34, C01,

B02, A37,

A03

eingesetzt

nicht eingesetzt

des PCD-Bits

beim Datenlesen

Parity-Funktion (Data, Read Cycle)

Eingang für seriellen APIC-Data-Clock

Kontrolle der Debug-Register (vergl BP, oben)

normale Verarbeitung als Reaktion auf R-/S beendet hat

Fortsetzung der Tabelle:

Bezeichnung Pin-Nr Richtung Bedeutung/Funktion

Status des PWT-Bits

Register

Zyklen als locked (/LOCK) übertragen werden

zur Einschaltung des SMModus

System-Management-Interrupt-Active-Ausgang zur Signalisierung, dass der SMModus aktiviert ist

(Stromsparmodus)

(Boundary Scan, TAP)

jeweiligen JTAG-Testfunktion

des TAPs

AN21, AN19,

AN17, AN15,

AN13, AN11,

AN09, AG37,

AG01, AE37,

AE01, AC37,

AC01, AA37,

AA01, Y37,

Y01, W37,

W01, U37,

U33, U01,

T34, S37,

S01, Q37,

Q01, N37,

N01, L37,

L33, L01,

J37, J01,

Fortsetzung der Tabelle:

Bezeichnung Pin-Nr Richtung Bedeutung/Funktion

G37, G01,

E37, A29,

A27, A25,

A23, A21,

A19, A17,

A15, A13,

A11, A09, A07

AM28, AM26,

AM24, AM22,

AM20, AM18,

AM16, AM14,

AM12, AM10,

AM08, AL37,

AJ37, AH02,

AF36, AF02,

AD36, AD02,

AB36, AB02,

Z36, Z02, X36,

X02, V36, V02,

U35, T36, T02,

R36, P02, M36,

M02, K36, K02,

H36, H02, B28,

B26, B24, B22,

B20, B18, B16,

B14, B12, B10,

B08, B06

Lesezyklen Ist beim gleichen Takt wie /ADS gültig Im Zusammenhang mit D-/C und M-/O ergeben sich die folgenden Zusammenhänge:

M-/IO D-/C W-/R

Acknowledge

Speicher lesen

Cache-Betriebsart

Tabelle 7.22: Die Signale der Pentium-Typen ab einem CPU-Takt von 75 MHz

7.6.4 Pentium der dritten Generation – MMX

Die dritte Pentium-Generation – Pentium MMX – baut, anders als allgemein erwar-tet, nicht auf dem Pentium Pro (Kapitel 7.8), sondern auf einer

Standard-Pentium-CPU auf MMX steht dabei für Multi Media EXtension und kennt 57 neue Befehle,

die insbesondere für Bildbearbeitungsprogramme und für Video- und Sound-Unter-stützung – kurz für Multimedia-Applikationen – implementiert worden sind Die Befehle werden dabei nicht in RISC-Operationen umgesetzt, wie beim Pentium Pro, sondern sind direkt im Chip implementiert (Native Code)

Automatisch ist die MMX-Unterstützung jedoch nicht gegeben, sondern die Pro-gramme müssen speziell für diese neuen Befehle ausgelegt sein Nach der Einfüh-rung der MMX-CPUs im Januar 1997 gingen die Software-Firmen eher zögerlich an die Umsetzung dieser neuen Möglichkeiten und bei einem x-beliebigen Programm kann man nicht ohne weiteres erkennen, ob es MMX tatsächlich verwendet oder aber nicht

Wovon jedoch alle Programme profitieren können, ist der vergrößerte interne Cache-Speicher (L1-Cache) Er wurde gegenüber einer Standard-Pentium-CPU verdoppelt und bietet nunmehr 16 Kbyte für Daten und ebenfalls 16 Kbyte für Befehle Einen integrierten L2-Cache gibt es bei einer Pentium-MMX-CPU nicht Er wird extern auf dem Mainboard untergebracht Vom Pentium Pro wurde für die MMX-CPU

allerdings die verbesserte Branch Prediction Unit (BPU) übernommen Die

Einstiegs-version der Pentium-MMX wird dabei mit 166 MHz getaktet und entspricht in ihrer Leistungsfähigkeit in etwa einem Standard-Pentium, der mit 200 MHz getaktet wird, was in erster Linie dem vergrößerten L1-Cache zu verdanken ist

Sowohl für die Standard- (ab 75 MHz) als auch die MMX-Pentium-CPUs wird der gleiche Sockeltyp (Typ 7) verwendet und äußerlich ist der Unterschied zwischen einer Standard- und einer MMX-Pentium-CPU nur durch die MMX-Beschriftung fest-zustellen

Eine Neuerung der MMX- gegenüber einer Pentium-Standard-CPU ist jedoch die Spannungsversorgung, die nun nicht mehr typisch 3,3 V beträgt, sondern die sich

in eine Spannung für den CPU-Kern (2,8 V) und eine für die CPU-Ausgangstreiber (I/O, 3,3 V) aufteilt Zu beachten ist die entsprechende Aufteilung der Anschlüsse von (ehemals) Vcc auf nunmehr Vcc2 (Core) und Vcc3 (I/O)

Das für eine MMX-CPU passende Mainboard muss demnach diese beiden Spannun-gen liefern (Dual Voltage), so dass das Aufrüsten mit einer MMX-CPU bei Mainboards, die im Jahre 1996 und teilweise auch noch 1997 hergestellt worden sind, nicht ohne Weiteres möglich ist

Intel hat jedoch auch hierfür einen speziellen MMX-Overdrive-Prozessor (P54CTB) entwickelt, der in dem herkömmlichen Sockel 7 und auch dem Sockel 5 arbeitet Entsprechende Adaptersockel mit integrierter Spannungsumsetzung sind allerdings ebenfalls verfügbar

○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○

Für die Aufrüstung von einer Standard- auf eine MMX-Pentium-CPU muss beachtet werden, dass das Mainboard die zweite Versorgungsspannung von normalerweise 2,8 V liefern kann und das »Jumpern« auf 166 oder 200 oder 233 MHz – je nach

○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○

einzusetzender MMX-CPU – möglich ist.