1. Trang chủ
  2. » Luận Văn - Báo Cáo

Báo cáo đồ án môn học vi mạch số đề tài thiết kế mạch so sánh hai số nhị phân 2 bit

33 11 0

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Tiêu đề Thiết Kế Mạch So Sánh Hai Số Nhị Phân 2 Bit
Tác giả Phan Châu Minh, Nguyễn Việt Hưng
Người hướng dẫn TS. Nguyễn Cao Quí
Trường học Trường Đại Học Cần Thơ
Chuyên ngành Vi Mạch Số
Thể loại Báo Cáo Đồ Án
Định dạng
Số trang 33
Dung lượng 5,52 MB

Các công cụ chuyển đổi và chỉnh sửa cho tài liệu này

Nội dung

Phương pháp thực hiện 4• Chuyển đổi sơ đồ nguyên lý của mạch về toàn cổng NAND 1 Hình 3.. Phương pháp thực hiện 5• Viết chương trình mô phỏng cổng NAND 1 Hình 5.. Tín hiệu mô phỏng của c

Trang 1

GVHD: TS Nguyễn Cao Quí

TRƯỜNG ĐẠI HỌC CẦN THƠ

KHOA CÔNG NGHỆ

*****

BÁO CÁO ĐỒ ÁN MÔN HỌC

VI MẠCH SỐ

Đề tài: Thiết kế mạch so sánh hai số nhị phân 2 bit

SVTH: Phan Châu Minh – B1812151

Nguyễn Việt Hưng – B1812207

1

Trang 2

Nội dung báo cáo

Mục tiêu và yêu cầu.

Giới thiệu về đề tài.

Phương pháp thực hiện.

Kết quả.

2

Trang 3

I Mục tiêu và yêu cầu

- Lập trình mô phỏng mạch điện bằng ngôn

ngữ Hspice và thiết kế layout trên phần mềm Microwind

3

Trang 4

II Giới thiệu về đề tài (1)

Trang 5

II Giới thiệu về đề tài (2)

Giới thiệu sơ lược về đề tài

- Mô tả sơ lược về mạch

- Mô tả nguyên lý hoạt động

Hình 1 Sơ đồ khối của mạch.

5

Trang 6

II Phương pháp thực hiện

Trang 7

II Phương pháp thực hiện (1)

Trang 8

II Phương pháp thực hiện (2)

Trang 9

II Phương pháp thực hiện (2)

Trang 10

II Phương pháp thực hiện (2)

Trang 11

II Phương pháp thực hiện (3)

Hình 2 Sơ đồ nguyên lý của mạch.

Sơ đồ nguyên lý của mạch từ các biểu thức đã rút gọn

11

Trang 12

II Phương pháp thực hiện (4)

Chuyển đổi sơ đồ nguyên lý của mạch về toàn cổng NAND (1)

Hình 3 Mô hình tương đương để chuyển đổi các cổng về toàn NAND.12

Trang 13

II Phương pháp thực hiện (4)

Trang 14

II Phương pháp thực hiện (5)

Viết chương trình mô phỏng cổng NAND (1)

Hình 5 Sơ đồ nguyên lý (a) và đoạn chương trình Hspice (b)

Trang 15

II Phương pháp thực hiện (5)

Hình 6 Tín hiệu mô phỏng của cổng NAND.

Tín hiệu ngõ vào 1

Tín hiệu ngõ ra

Tín hiệu ngõ vào 2

Trang 16

II Phương pháp thực hiện (6)

Hình 7 Đoạn chương trình tạo tín hiệu ngõ vào tương ứng

16 trường hợp của bảng 1.

Viết chương trình mô phỏng cho mạch (1)

16

Trang 17

II Phương pháp thực hiện (6)

Hình 8 Mô phỏng tín hiệu ngõ vào.

Viết chương trình mô phỏng cho mạch (2)

17

Trang 18

II Phương pháp thực hiện (6)

Hình 9 Đoạn chương trình (a) tương ứng cho các ngõ vào đảo (b).

Viết chương trình mô phỏng cho mạch (3).

(a)

(b)

18

Trang 19

II Phương pháp thực hiện (6)

Hình 10 Đoạn chương trình (a) tương ứng cho đoạn mạch A<B (b).

(a)

(b)

Viết chương trình mô phỏng cho mạch (4).

19

Trang 20

II Phương pháp thực hiện (6)

Hình 11 Đoạn chương trình (a) tương ứng cho đoạn mạch A=B (b).

(a)

(b)

Viết chương trình mô phỏng cho mạch (5).

20

Trang 21

II Phương pháp thực hiện (6)

Hình 12 Đoạn chương trình (a) tương ứng cho đoạn mạch A>B (b).

(a)

(b)

Viết chương trình mô phỏng cho mạch (6).

21

Trang 22

Hình 13 Tín hiệu mô phỏng của mạch.

0 0

0 0

II Phương pháp thực hiện (6)

Viết chương trình mô phỏng cho mạch (7).

1 1

1 1

0

1 0

22

Trang 23

II Phương pháp thực hiện (7)

Hình 14 Layout của cổng NAND.

Thiết kế layout cho cổng NAND (1)

VCC

GND

IN1

OUT IN2

23

Trang 24

II Phương pháp thực hiện (7)

Hình 15 Tín hiệu mô phỏng của layout cổng NAND.

Thiết kế layout cho cổng NAND (2)

Trang 25

II Phương pháp thực hiện (7)

Hình 16 Layout của cổng NOT từ cổng NAND.

Layout của cổng NOT từ cổng NAND

25

VCC

GND

Trang 26

II Phương pháp thực hiện (8)

Hình 17 Layout ngõ vào của mạch.

Trang 27

II Phương pháp thực hiện (8)

Hình 18 Tín hiệu mô phỏng của layout ngõ vào.

Trang 28

II Phương pháp thực hiện (8)

Hình 19 Layout phần so sánh A<B.

Thiết kế layout cho mạch (3)

28

Trang 29

II Phương pháp thực hiện (8)

Hình 20 Layout phần so sánh A=B.

Thiết kế layout cho mạch (4)

29

Trang 30

II Phương pháp thực hiện (8)

Hình 21 Layout phần so sánh A>B.

Thiết kế layout cho mạch (5)

30

Trang 31

III Kết quả

Hình 22 Layout hoàn chỉnh của mạch. 31

Trang 33

CÁM ƠN THẦY VÀ CÁC BẠN

ĐÃ THEO DÕI!

33

Ngày đăng: 29/11/2023, 05:59

HÌNH ẢNH LIÊN QUAN

Hình 1. Sơ đồ khối của mạch. - Báo cáo đồ án môn học vi mạch số đề tài thiết kế mạch so sánh hai số nhị phân 2 bit
Hình 1. Sơ đồ khối của mạch (Trang 5)
Hình 3. Mô hình tương đương để chuyển đổi các cổng về toàn NAND. - Báo cáo đồ án môn học vi mạch số đề tài thiết kế mạch so sánh hai số nhị phân 2 bit
Hình 3. Mô hình tương đương để chuyển đổi các cổng về toàn NAND (Trang 12)
Hình 5. Sơ đồ nguyên lý (a) và đoạn chương trình Hspice (b) - Báo cáo đồ án môn học vi mạch số đề tài thiết kế mạch so sánh hai số nhị phân 2 bit
Hình 5. Sơ đồ nguyên lý (a) và đoạn chương trình Hspice (b) (Trang 14)
Hình 9. Đoạn chương trình (a) tương ứng cho các ngõ vào đảo (b). - Báo cáo đồ án môn học vi mạch số đề tài thiết kế mạch so sánh hai số nhị phân 2 bit
Hình 9. Đoạn chương trình (a) tương ứng cho các ngõ vào đảo (b) (Trang 18)
Hình 10. Đoạn chương trình (a) tương ứng cho đoạn mạch A&lt;B (b). - Báo cáo đồ án môn học vi mạch số đề tài thiết kế mạch so sánh hai số nhị phân 2 bit
Hình 10. Đoạn chương trình (a) tương ứng cho đoạn mạch A&lt;B (b) (Trang 19)
Hình 11. Đoạn chương trình (a) tương ứng cho đoạn mạch A=B (b). - Báo cáo đồ án môn học vi mạch số đề tài thiết kế mạch so sánh hai số nhị phân 2 bit
Hình 11. Đoạn chương trình (a) tương ứng cho đoạn mạch A=B (b) (Trang 20)
Hình 12. Đoạn chương trình (a) tương ứng cho đoạn mạch A&gt;B (b). - Báo cáo đồ án môn học vi mạch số đề tài thiết kế mạch so sánh hai số nhị phân 2 bit
Hình 12. Đoạn chương trình (a) tương ứng cho đoạn mạch A&gt;B (b) (Trang 21)
Hình 13. Tín hiệu mô phỏng của mạch. - Báo cáo đồ án môn học vi mạch số đề tài thiết kế mạch so sánh hai số nhị phân 2 bit
Hình 13. Tín hiệu mô phỏng của mạch (Trang 22)
Hình 14. Layout của cổng NAND. - Báo cáo đồ án môn học vi mạch số đề tài thiết kế mạch so sánh hai số nhị phân 2 bit
Hình 14. Layout của cổng NAND (Trang 23)
Hình 16. Layout của cổng NOT từ cổng NAND. - Báo cáo đồ án môn học vi mạch số đề tài thiết kế mạch so sánh hai số nhị phân 2 bit
Hình 16. Layout của cổng NOT từ cổng NAND (Trang 25)
Hình 17. Layout ngõ vào của mạch. - Báo cáo đồ án môn học vi mạch số đề tài thiết kế mạch so sánh hai số nhị phân 2 bit
Hình 17. Layout ngõ vào của mạch (Trang 26)
Hình 19. Layout phần so sánh A&lt;B. - Báo cáo đồ án môn học vi mạch số đề tài thiết kế mạch so sánh hai số nhị phân 2 bit
Hình 19. Layout phần so sánh A&lt;B (Trang 28)
Hình 20. Layout phần so sánh A=B. - Báo cáo đồ án môn học vi mạch số đề tài thiết kế mạch so sánh hai số nhị phân 2 bit
Hình 20. Layout phần so sánh A=B (Trang 29)
Hình 21. Layout phần so sánh A&gt;B. - Báo cáo đồ án môn học vi mạch số đề tài thiết kế mạch so sánh hai số nhị phân 2 bit
Hình 21. Layout phần so sánh A&gt;B (Trang 30)
Hình 22. Layout hoàn chỉnh của mạch. 31 - Báo cáo đồ án môn học vi mạch số đề tài thiết kế mạch so sánh hai số nhị phân 2 bit
Hình 22. Layout hoàn chỉnh của mạch. 31 (Trang 31)

TỪ KHÓA LIÊN QUAN

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN

w